• Journal of IKEEE
• /
• v.26 no.4
• /
• pp.531-536
• /
• 2022

In order to efficeintly manage a battery, it is important to accurately estimate and manage the SOH(State of Health) and RUL(Remaining Useful Life) of the batteries. Even if the batteries are of the same type, the characteristics such as facility capacity and voltage are different, and when the battery for the training model and the battery for prediction through the model are different, there is a limit to measuring the accuracy. In this paper, We proposed the entropy index using voltage distribution and discharge time is generalized, and four batteries are defined as a training set and a test set alternately one by one to predict the health status of batteries through linear regression analysis of machine learning. The proposed method showed a high accuracy of more than 95% using the MAPE(Mean Absolute Percentage Error).

• Journal of the Korean Magnetics Society
• /
• v.12 no.5
• /
• pp.174-178
• /
• 2002

Ac magnetic field was changed in the vicinity of a flaw because of the distribution of eddy current within a conductor, when the magnetic field was applied to a conductor having a flaw. The flaw detection was performed by using Co-based amorphous wire sensor head. The wire has almost 0 magneto-striction and high permeability. An comparative uniform magnetic field was applied to a 1㎜ thick copper plate and a 25㎛ thick aluminum sheet conductor using spiral typed coil. The size of the coil has 40㎜$\times$40㎜ outer width and 8㎜$\times$8㎜ inner width. The copper plate and the aluminum sheet has 0.5㎜ and 0.1㎜ wide gap, respectively. The frequency range of applied field was 100㎑∼600㎑. The induced voltage difference of 2.5㎷ was obtained in the maximum voltage and minimum one measured across the gap of the 1mm thick conductor. In the case of aluminum sheet, 0.4㎷ was obtained. From this results, the effectiveness of Co-based amorphous wire was confirmed in the ECT technique.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.4
• /
• pp.805-810
• /
• 2016

The dependence of drain induced barrier lowering(DIBL) is analyzed for doping concentration in channel of asymmetric double gate(DG) MOSFET. The DIBL, the important short channel effect, is described as lowering of source barrier height by drain voltage. The analytical potential distribution is derived from Poisson's equation to analyze the DIBL, and the DIBL is observed according to top/bottom gate oxide thickness and bottom gate voltage as well as channel doping concentration. As a results, the DIBL is significantly influenced by channel doping concentration. DIBL is significantly increased by doping concentration if channel length becomes under 25 nm. The deviation of DIBL is increasing with increase of oxide thickness. Top and bottom gate oxide thicknesses have relation of an inverse proportion to sustain constant DIBL regardless channel doping concentration. We also know the deviation of DIBL for doping concentration is changed according to bottom gate voltage.

• Proceedings of the Optical Society of Korea Conference
• /
• 1991.06a
• /
• pp.22-22
• /
• 1991

광의 병렬처리 능력을 잘 활용한 1$\times$4 매트릭스 스위치의 구조와 전극구조를 설계하고 스위치 특성을 조사하기 위하여 beam propagation method(BPM)를 이용하여 수치계산을 하였다. 기존의 매트릭스 스위치는 대부분의 경우 방향성 결합기를 스위치 element로 이용하여 왔으나 이 결합기는 소자의 길이가 길기 때문에 단일 LinBO3 웨이퍼상에 집적할 수 있는 매트릭스 스위치의 크기가 제한되는 단점이 있다. 본 연구에서는 두 도파로 사이에 세 번째 도파로를 삽입하여 두 도파로를 결합시키는 세 도파로 결합기를 스위치 element로 사용하여 세 개의 스위치 element를 LiNbO3기판위에 직렬로 집적시킨 1$\times$4 매트릭스 스위치를 구성하였다. 스위치 element와 1$\times$4 매트릭스 스위치를 구성하였다. 스위치 element와 1$\times$4 매트릭스 스위치의 특성을 BPM을 사용하여 수치계산할 때 단일 모드 도파로의 유효 굴절을 분포는 n(X) = nm + $\Delta$ncosh-2(2x/w)의 형태로 가정했으며, 사용된 파라미터의 값은 각각 nm=2.1455, $\Delta$n=0.003, W=5$mu extrm{m}$, d=5$\mu\textrm{m}$, λ=1.3$\mu\textrm{m}$ 이고 S-파라메터의 값은 0.95927이므로 단일 모드 도파로가 된다. 계산결과 스위치 element의 결합길이는 3810$\mu\textrm{m}$이며 도파로의 길이가 결합길이와 같을 때 전극에 인가된 전압에 의한 도파로의 굴절을 섭등의 함수로 출력광의 세기를 계산한 결과 스위칭 전압은 14.85volt이고 crosstalk는 -18.9dB였다. 이 스위치 element로 구성된 1$\times$4 매트릭스 스위치는 스위칭 전압을 세 개의 전극에 적절한 조합으로 인가함으로써 한 입력 도파로에 결합된 광이 내개의 출력 도파로중 한 도파로에 스위칭 된다. 한편 수치계산의 결과를 실험적으로 확인하기 위해 스위치 element와 1$\times$4 매트릭스 스위치를 z-cut의 LinbO3 결정에 Ti을 열확산시켜 제작한 소자의 스위칭 특성을 발표할 예정이다.

• Journal of the Korean Ceramic Society
• /
• v.38 no.2
• /
• pp.143-151
• /
• 2001

Ca/LiCl-KCl/CaCrO$_4$열 전지계의 양극재료로서 BCT(Body-Centered Tetragonal) 결정구조를 갖는 CaCrO$_4$분말을 GNP로 합성하고, SEM, TEM, XRD를 이용하여 그 미세구조를 분석하였다. GNP 공정에 의한 CaCrO$_4$분말은 단일상으로 0.5$mu extrm{m}$ 이하의 입자 크기를 가지며 균일하게 분포한 반면, 기존의 분말 혼합법은 높은 하수 온도 및 장시간의 하소 조건을 필요하므로 미세한 분말 합성이 어렵고 pellet 형태로 만들었을 때 GNP 분말에 비해 비표면적이 현저하게 작기 때문에 전극 재료로써 유리하지 못하다. Ca/LiCl-KCl/CaCrO$_4$계의 전기 화학적인 특성을 평가해본 결과 전지셀을 Ca/DEB(LiCl-KCl+CaCrO$_4$+SiO$_2$)와 같은 DEB 형태로 만들었을 때 $600^{\circ}C$의 온도에서 2.0 V이상 (<100 mA/㎤)의 안정한 전압이 5분 이상 유지되었다. 그러나 3층 전극 셀(Ca/LiCl/KCl/ CaCrO$_4$)에서는 동일한 온도에서 2.0 V이상 (<100 mA/㎤)의 전압이 7분 이상 유지되었으나 불안정한 전압 변동 및 낮은 peak voltage로 인해 DEB 셀의 전지 특성이 더 우수한 것으로 생각된다. 양극 재료의 제조 방법의 관점에서 볼 때, 동일한 DEB(Depolarizer : Electrolyte : Binder=25 : 70 : 5 wt%) 조성의 셀 구성시, GNP 분말은 분말 혼합법에 의한 분말보다 반응 표면적이 훨씬 크기 때문에 GNP 양극 활 물질의 DEB 셀에서의 전지 수명이 더 길었다.

• Journal of Advanced Marine Engineering and Technology
• /
• v.39 no.4
• /
• pp.374-380
• /
• 2015

In this paper, a dynamic model describing the 2 phase effect on the gas diffusion layer depending on load change of a fuel cell stack was developed to examine the effects of liquid water in fuel cell cathode gas diffusion layer on the fuel cell performance. For the developed model, 2 phase effect on the performance of a fuel cell stack depending on the load changes, concentration distribution of water vapor and oxygen inside a gas diffusion layer, the effect of the thickness and porosity of the gas diffusion layer on the fuel cell stack voltage were examined. As a result, a fuel cell stack voltage for the 2 phase model within the scope of the research become lower than that for the 1 phase model regardless of the load. Although oxygen molar concentration for the gas diffusion layer adjacent to the catalyst layer was the lowest, water vapor concentration is the highest. In addition, as thickness and porosity of the gas diffusion layer increased and decreased, respectively, the fuel cell stack voltage decreased.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.10
• /
• pp.2509-2515
• /
• 2014

In this paper, the conventional vertical structure for VLSI circuits CMOS intend to improve the stress effects of active region and built-in threshold voltage. For these improvement, the proposed structure is shallow trench isolation of moat shape. We want to analysis the electron concentration distribution, gate bias vs energy band, thermal stress and dielectric enhanced field of thermal damage between vertical structure and proposed moat shape. Physically based models are the ambient and stress bias conditions of TCAD tool. As an analysis results, shallow trench structure were intended to be electric functions of passive as device dimensions shrink, the electrical characteristics influence of proposed STI structures on the transistor applications become stronger the potential difference electric field and saturation threshold voltage, are decreased the stress effects of active region. The fabricated device of based on analysis results data were the almost same characteristics of simulation results data.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.75-75
• /
• 2000

플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 양질의 Si3N4 금속-유전막-금속(Metal-Insulator-Metal, MIM) 커페시터를 구현하였다. Fig.1에 나타낸 바와 같이 p형 실리콘 웨이퍼의 열 산화막 위에 1%의 실리콘을 함유하는 알루미늄을 스퍼터링으로 증착하여 전극을 형성하고 두 전극사이에 Si3N4 박막을 증착하여 MIM구조의 박막 커패시터를 제조하였다. Si3N4 유전막은 150Watt의 RF 출력하에서 반응 가스 N2/SiH4/NH3를 각각 300/10/80 sccm로 흘려주어 전체 압력을 1Torr로 유지하면서 40$0^{\circ}C$에서 플라즈마 화학증착법을 이용하여 증착하였으며, Al과 Si3N4 층의 계면에는 Ti과 TiN을 스퍼터링으로 증착하여 확산 장벽으로 이용하였다. 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 유전 특성의 차이점을 미세구조 측면에서 이해하기 이해 극판과 유전막의 단면 미세구조를 투과전자현미경(Transmission Electron Microscope, TEM)을 이용하여 분석하였다. 유전체인 Si3N4 와 전극인 Al의 계면반응을 억제시키기 위해 TiN을 확산 장벽으로 사용한 결과 MIM커패시터의 전극과 유전체 사이의 계면에서는 어떠한 hillock이나 석출물도 관찰되지 않았다. Fig.2와 같은 커패시턴스의 전류-전압 특성분석으로부터 양질의 MIM커패시터 특성을 f보이는 Si3N4 의 최소 두께는 500 이며, 그 두께 미만에서는 대부분의 커패시터가 전기적으로 단락되어 웨이퍼 수율이 낮아진다는 사실을 알 수 있었다. TEM을 이용한 단면 미세구조 관찰을 통해 Si3N4 층의 두께가 500 미만인 커패시터의 경우에 TiN과 Si3N4 의 계면에서 형성되는 슬릿형 공동(slit-like void)에 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 이러한 슬릿형 공동은 제조 공정 중 재료에 따른 열팽창 계수와 탄성 계수 등의 차이에 의해 형성된 잔류응력 상태가 유전막을 기준으로 압축응력에서 인장 응력으로 바뀌는 분포에 기인하였다는 사실을 확인하였다.

• Journal of IKEEE
• /
• v.23 no.3
• /
• pp.832-838
• /
• 2019

In this paper, 4H-SiC MOSFET, the next generation power semiconductor device, was studied. In particular, Semi-SJ MOSFET structures with improved electrical characteristics than conventional DMOSFET structures were proposed in the class of 3300V, and static characteristics of conventional and proposed structures were compared and analyzed through TCAD simulations. Semi-SuperJunction MOSFET structure is partly structure that introduces SuperJunction, improves Electric field distribution through the two-dimensional depletion effect, and increases breakdown voltage. Benefit from the improvement of breakdown voltage, which can improve the on resistance as high doping is possible. The proposed structure has a slight reduction in breakdown voltage, but has an 80% decrease in on resistance compared to the conventional DMOSFET structure, and a 44% decrease in on resistance compared to the Current Spreading Layer(CSL) structure that improves the conventional DMOSFET structure.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.8
• /
• pp.565-571
• /
• 2003

We prepare the PVDF thin film using vacuum deposition method with the application of voltage and obtain the optimum deposition condition for $\beta$-PVDF thin film on the basis of the results of FT-IR, crystallinity of $\beta$ phase, surface roughness studies with varying the condition. The phase of PVDF thin film is analyzed by the FT-IR spectrum. When the substrate temperature and applied voltage increase from 3$0^{\circ}C$ to 9$0^{\circ}C$ and from 0kV to 9kV, respectively, the crystallinity of $\beta$ phase is introduced as large as 64%. It means that the substrate temperature and applied voltage allow the phase transition of $\beta$ phase to occur more easily. Also, the surface roughness of PVDF thin film decreases from 65.1nm to 36.6nm with the increase of substrate temperature. In results, we obtain the optimum deposition conditions for $\beta$-PVDF thin film from these experimental results and measure the Properties of the $\beta$-PVDF film deposited in the optimum condition. The dielectric properties such as dielectric constant and loss tangent decrease from 2.34 to 0.44 and from 0.27 to 0.04 with the increase of frequency, respectively.