• Korean Journal of Optics and Photonics
• /
• v.14 no.4
• /
• pp.423-428
• /
• 2003

In a direct modulated semiconductor laser diode. the structural dependence of current blocking layers was studied in view of the leakage current reduction and the bandwidth expansion. To analyze the leakage current and the parasitic effects, the current-voltage derivation characteristics and the subtraction method were used, respectively. It was shown that the‘inin’type current blocking structure might be the best choice for the purpose of the static and dynamic characteristics.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.234-235
• /
• 2013

PV cell model은 PV simulator를 제작하거나 시뮬레이션 Software를 통하여 PV 발전시스템을 분석하기 위하여 필요하다. PV cell의 I-V 특성곡선은 PV cell의 특성을 결정짓는 중요한 요소이며, 전기적으로 다이오드정수($I_o$, $v_t$)와 광전류원($I_{ph}$) 그리고 직렬저항($R_s$) 및 션트저항($R_{sh}$)으로 모델링 가능하다. 광 전류원은 일사량에 비례하여 그 값을 추정할 수 있으나 나머지 변수인 다이오드정수($I_o$, $v_t$)와 직렬저항($R_s$) 및 션트저항($R_{sh}$)은 제조사 데이터시트에서 제공하는 3개의 대표적인 운전점인 개방회로 전압($V_{oc}$), 단락회로 전류($I_{sc}$), 그리고 최대출력에서의 전압/전류($V_{MPP}/I_{MPP}$)를 기초로 수학적으로 해를 구하여야만 한다. 본 논문에서는 저자가 제안하는 K-알고리즘의 수학적 도출 과정과 수치해석적 특성을 고찰한다.

• Journal of the Korean Magnetics Society
• /
• v.3 no.1
• /
• pp.29-33
• /
• 1993

Magnetoresistance was studied for the ferromagnetic tunneling junction in $Permalloy/Al_{2}O_{3}/Co$ prepared by evaporation in a vacuum of $1{\times}10^{-6}$Torr. We measured voltage-current characteristic and magnetic valve effect of prepared ferromagnetic tunneling junction sample. We investigated field-dependency of tunnel resistance by Wheat-stone bridge method and measured magnetic hysteresis curve by vibrating sample magnetometer. The tunneling is confirmed by measuring voltage-current characteristic. The hysteresis curve of magnetoresistance corresponds well with that of magnetization. The magnetoresistance ratio ${\Delta}R/R$ is 0.6% at room temperature.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.917-919
• /
• 2009

본 연구에서는 산화막 두께에 따른 20nm 이하 MOSFET의 전류-전압 특성 곡선 분석하였다. 산화물 내의 등가 포획 전하는 가우시안 함수를 사용하였다. 채널의 길이가 20nm 이하인 LDD MOSFET를 설계하여 사용하였고, 소자를 시뮬레이션 하기 위하여 실리콘 공정 디바이스 시뮬레이터인 MicroTec의 SemSim을 사용하였다. SemSim은 디바이스 시뮬레이터로써 입력 바이어스에 의해 공정 시뮬레이션인 SiDif와 디바이스 조립인 MergIC에 의해 소자를 시뮬레이션 한다. 산화막의 두께를 2nm, 3nm, 4nm로 시뮬레이션 한 결과 산화막의 두께가 얇아짐에 따라 드레인에 흐르는 전류가 증가함을 알 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.20.1-20.1
• /
• 2009

반도체 소자 제조 공정 프로그램인 T-suprem4와 MEDICI를 이용하여 NMOS구조를 설계 하였다. MOS 소자 시뮬레이션을 통해 식각 공정에서 생기는 언더컷에 의한 전기적 특성을 I-V 곡선으로 비교하여 분석하였다. NMOS 구조는 반도체 소자 제조 공정 프로그램 T-suprem4를 이용하여 기본 소자 구조를 설계하였다. 실험의 변수로는 첫째, 소자 공정 중 폴리 실리콘의 언더컷 식각의 각도를 $70^{\circ}C$부터 $110^{\circ}C$까지 $10^{\circ}C$의 차이로 설계하였다. 또한, 언더컷에 의한 드레인-소스사이의 전류($I_{DS}$) 손실이 없는 유효한 각도를 확인하기 위해 $80^{\circ}C$부터 $100^{\circ}C$까지는 $2^{\circ}C$ 크기로 설계 하였다. 둘째, 게이트 크기를 축소하고 역시 언더컷 식각의 각도를 다양하게 설계하였다. 설계된 소자를 반도체 소자 특성 분석 프로그램 MEDICI를 이용하여 소자의 전기적 특성을 측정하였다. 우선 NMOS소자 게이트에 2V의 전압을 인가하였다. 그리고 드레인 부분에 전압을 인가하여 그에 따른 드레인의 전류를 측정 하였다. 드레인 전압은 0V 부터 변화시키며 인가하였다. 측정된 전류 값으로 I-V 곡선을 나타내었다. I-V 곡선의 분석을 통해 식각 후 언더컷의 각도가 $70^{\circ}C$, $80^{\circ}C$, $110^{\circ}C$ 일 때 $4\times10^{-8}A/{\mu}$의 전류가 흐르고, $90^{\circ}C$, $100^{\circ}C$ 일 때는 $1.8\times10^{-7}A/{\mu}$의 전류가 흐르는 것을 확인 하였다. $80^{\circ}C$에서 $100^{\circ}C$까지는 $2^{\circ}C$ 크기로 측정한 결과 $88^{\circ}C$에서 $100^{\circ}C$ 사이 일 때 $90^{\circ}C$ 각도의 경우와 같이 $1.8\times10^{-7}A/{\mu}$의 전류가 측정 되었다. 즉, 식각 중 수직 측벽 도에 언더컷이 $10^{\circ}C$이상 발생하면 $I_{DS}$ 전류 값이 약 22%로 감소하였다. 또한 일반적으로 $90^{\circ}C$의 수직측벽을 가지는 공정이 중요하다고만 생각 되었지만, 이번 연구를 통하여 식각 후 측벽의 각도가 $88^{\circ}C$에서 $92^{\circ}C$ 사이에 있을 때 $I_{DS}$ 값이 가장 최대가 되는 것을 확인 할 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2010.11a
• /
• pp.72-73
• /
• 2010

연료전지에 출력 저주파 리플전류가 유입될 때, 연료전지 내부에 화학적 특성변화인 Flooding, Drying 및 CO-poisoning이 발생하며 이는 연료전지 노화에 따른 특성변화를 야기한다. 이는 연료전지 노화에 따른 특성분석 및 노화되지 않은 기존 연료전지 시스템 모델의 수정이 불가피함을 나타낸다. 따라서, 본 논문은 연료전지에 연결되는 부하의 출력 저주파 리플전류에 따른 연료전지의 노화에 따른 특성분석 및 차후 진행될 연료전지의 모델링 방향을 간단히 제시하였다. 연료전지의 등가회로 모델 기반 시 저주파 리플전류에 따른 전압-전류 곡선 및 전기화학적 실험결과로 얻어진 노화된 모델 파라미터 값을 연료전지 시스템에 적용하여 노화된 연료전지의 특성분석을 실시하였다. 또한, 노화 전후의 연료전지 등가회로 모델 차이를 간단히 언급하고 차후 진행될 모델링 방향을 제시하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.216-216
• /
• 2010

Floating gate를 이용한 플래시 메모리와 달리 질화막을 트랩 저장층으로 이용한 silicon-oxide-silicon nitride-oxide silicon (SONOS) 구조의 플래시 메모리 소자는 동작 전압이 낮고, 공정과정이 간단하며 비례 축소가 용이하여 고집적화하는데 유리하다. 그러나 SONOS 구조의 플래시 메모리소자는 비례 축소함에 따라 단 채널 효과와 펀치스루 현상이 커지는 문제점이 있다. 비례축소 할 때 발생하는 문제점을 해결하기 위해 플래시 메모리 소자를 FinFET과 같이 구조를 변화하는 연구는 활발히 진행되고 있으나, 플래시 메모리 소자를 제작하는 기판의 변화에 따른 메모리 소자의 전기적 특성 변화에 대한 연구는 많이 진행되지 않았다. 본 연구에서는 silicon-on insulator (SOI) 기판의 유무에 따른 멀티비트를 구현하기 위한 듀얼 게이트 가진 SONOS 구조를 가진 플래시 메모리 소자의 subthreshold 전압 영역에서의 전기적 특성 변화를 조사 하였다. 게이트 사이의 간격이 감소함에 따라 SOI 기판이 있을 때와 없을 때의 전류-전압 특성을 TCAD Simulation을 사용하여 계산하였다. 전류-전압 특성곡선에서 subthreshold swing을 계산하여 비교하므로 SONOS 구조의 플래시 메모리 소자에서 SOI 기판을 사용한 메모리 소자가 SOI 기판을 사용하지 않은 메모리 소자보다 단채널효과와 subthreshold swing이 감소하였다. 비례 축소에 따라 SOI 기판을 사용한 메모리 소자에서 단채널 효과와 subthreshold swing이 감소하는 비율이 증가하였다.

• Proceedings of the KIEE Conference
• /
• 2005.07c
• /
• pp.2075-2078
• /
• 2005

본 논문은 무수은 평판 형광램프의 구동원리를 해석하기 위하여 주파수 변화에 따른 벽전하와 벽전압 특성이 방전특성에 미치는 영향을 연구하였다. 펄스폭 $9[{\mu}s]$, 300[ns]의 전압 상승 시간을 갖는 펄스파로 방전시켰다. 벽전하, 정전용량, 벽전압의 전기적 특성은 인가된 전압, 전류 파형으로부터 계산하였다. 이때 구동 주파수는 20[kHz]에서 40[kHz]까지 변화시키면서 방전 전후의 정전용량 및 Q-V특성 곡선을 해석하였다. 주파수가 증가하면서 전극간의 정전용량 $C_p$ 방전공간상의 정전용량 $C_o$는 변화를 보이지 않았으나 방전공간과 전극사이의 정전용량 $2C_g$는 증가하는 경향을 보였다. 또한 주파수가 증가하면서 방전개시 전압은 감소하였으며 효율은 감소하는 경향을 보였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.169-170
• /
• 2007

기존 사용되어온 절연막인 $SiO_2$ 의 절연특성이 신호의 간섭 등의 문제가 있어서 절연특성을 좋게 하기 위해 낮은 유전상수와 비결정질의 절연막을 요구하고 있다. 본 연구에서는 혼합된 OTS solution으로 처리된 $SiO_2$ 절연막이 OTS 함유량 증가에 따른 전기적인 특성을 조사하였다. 전압-전류 특성 곡선에 의한 누설전류 증가랑이 OTS 함유량 증가에 따라 비례적으로 증가하지 않았으며 0.7% 처리 농도에서 누설전류가 가장 적게 나타났다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.260-260
• /
• 2009

초박형 절연막은 현재 다양한 전자소자의 제작과 향상을 위하여 활용되고 있으며, 일반적인 화학 기상 증착 방법으로는 균일도를 확보하기 어려운 문제점을 가지고 있다. 본 논문에서는 디스플레이의 구동소자로 활용되는 박막 트랜지스터의 특성 향상과 비휘발성 메모리 소자의 터널링 박막에 응용하기 위하여 초박형 실리콘 옥시나이트라이드 박막의 증착과 이의 특성을 분석하였다. 실리콘 옥시나이트라이드 박막은 실리콘 산화막에 질소가 주입되어 있는 형태로 실리콘 산화막과 실리콘 계면상에 존재하는 질소는 터널링 전류와 결함 형성을 감소시키며, bulk 내에 존재하는 질소는 단일 실리콘 산화막에 비해 더 두꺼운 박막을 커패시턴스의 감소없이 이용할 수 있는 장점이 있다. 플라즈마 처리 기법을 이용하였을 경우에는 초박형의 균일한 박막을 얻을 수 있으며, 본 연구에서는 이산화질소 플라즈마를 이용하여 활성화된 질소 및 산소 라디칼들이 실리콘 계면을 개질하여 초박형 실리콘 옥시나이트라이드 박막을 형성활 수 있다. 플라즈마 처리 시간과 RF power의 변화에 따라 형성된 실리콘 옥시나이트라이드 박막의 두께 및 광학적 특성은 엘립소미터를 통하여 분석하였으며, 전기적인 특성은 금속-절연막-실리콘의 MIS 구조를 형성하여 커패시턴스-전압 곡선과 전류-전압 곡선을 사용하여 평가하였다. 이산화질소 플라즈마 처리 방법을 사용한 실리콘 옥시나이트라이드 박막을 log-log 스케일로 시간과 박막 두께의 함수로 전환해보면 선형적인 증가를 나타내며, 이는 초기적으로 증착률이 높고 시간이 지남에 따라 두께 증가가 포화상태에 도달함을 확인할 수 있다. 실리콘 옥시나이트라이드 박막은 초기적으로 산소의 함유량이 많은 형태의 박막으로 구성되며, 시간의 증가에 따라서 질소의 함유량이 증가하여 굴절률이 높고 더욱 치밀한 형태의 박막이 형성되었으며, 이는 시간의 증가에 따라 플라즈마 챔버 내에 존재하는 활성종들은 실리콘 박막의 개질을 통한 실리콘 옥시나이트라이드 박막의 두께 증가에 기여하기 보다는 형성된 박막의 내부적인 성분 변화에 기여하게 된다. 이산화질소 플라즈마 처리 시간의 변화에 따라 형성된 박막의 정기적인 특성의 경우, 2.3 nm 이상의 실리콘 옥시나이트라이드 박막을 가진 MIS 구조에서 accumulation과 inversion의 특성이 명확하게 나타남을 확인할 수 있다. 아산화질소 플라즈마 처리 시간이 짧은 실리콘 옥시나이트라이드 박막의 경우 전압의 변화에 따라 공핍영역에서의 기울기가 현저히 감소하며 이는 플라즈마에 의한 계면 손상으로 계면결합 전하량이 증가에 기인한 것으로 판단된다. 또한, 전류-전압 곡선을 활용하여 측정한 터널링 메카니즘은 2.3 nm 이하의 두께를 가진 실리콘 옥시나이트라이드 박막은 직접 터널링이 주도하며, 2.7 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막은 F-N 터널링이 주도하고 있음을 확인할 수 있다. 즉, 2.5 nm 두께를 경계로 하여 실리콘 옥시나이트라이드 박막의 터널링 메카니즘이 변화함을 확인할 수 있다. 결론적으로 2.3 nm 이상의 두께를 가진 실리콘 옥시나이트라이드 박막에서 전기적인 안정성을 확보할수 있어 박막트랜지스터의 절연막으로 활용이 가능하며 2.5 nm 두께를 경계로 터널링 메커니즘이 변화하는 특성을 이용하여 비휘발성 메모리 소자 제작시 전하 주입 및 기억 유지 특성을 확보를 위한 실리콘 옥시나이트라이드 터널링 박막을 효과적으로 선택하여 활용할 수 있다.