• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.2235-2236
• /
• 2008

본 논문에서는 초전도 전류제한기의 전압, 전류 등급증대를 위한 방안으로 자기결합을 이용한 초전도 전류 제한기의 특성을 분석하였다. 1차 코일과 초전도 소자가 연결된 2차 코일이 자기적으로 결합된 구조로서 사고가 발생되면 초전도 소자에 흐르는 전류가 임계전류 값을 넘게 될 경우 초전도 소자의 ��치로 인한 저항 발생으로 사고 전에 억제되었던 철심내부 자속이 발생하여 각 코일에 전압이 유기되며 이로 인해 사고 전류가 제한되는 특성을 가지고 있다. 자기결합을 이용한 초전도 전류 제한기의 용량을 증대시키기 위해서는 초전도 전류제한기의 2차권 선수를 작게 하는 것이 각 초전도 소자들의 전압부담을 균일하게 유지하고, 발생저항을 작게 하여 소자의 전력부담을 줄일 수 있다는 것을 확인하였다.

• 전기의세계
• /
• v.10
• /
• pp.55-61
• /
• 1963

본 논문에서 취급한 제동권선이 없는 철극선의 3상단락현상을 해명하는데 있어 우선 임의력율의 전류를 횡축분과 직축분으로 분리해서 취급하는 소위 Blonde의 2반작용법(two reaction method)를 썼고, 각종 Reactance를 표시하는데는 편리한 단위법(perunit notation)을 사용했으며, 전기자의 1상저항은 각종 Reactance ( $X_{x}$, $X_{q}$ )의 어느것 보담도 극소치임으로 실제계산에는 무시했으나 과도전류의 변화를 좌우하는 감쇠정수[decrement factor)에는 큰 영향을 준다는 것이 규명되었다. 해석결과로서 3상단락전류의 초기치는 특수치보다 훨씬 큰 이유로서 단락전류가 계자자속을 약하게 만들어 그 반동으로 계자회로에 일정자속을 유지하기 위하여 부문적으로 개자전류가 증대함을 알게되었고, 단락전류의 직축분과 횡축분의 구성분이 규명검토되었고, 발전기의 돌발단락저류는 일반적으로 직류분, 기본파교류분 및 제2조파등을 포함하나 그 전부가 시정수의 역수인 감쇠정수에 지배되어서 지수함수곡선에 따라 감쇠되어 결국에는 지속단락전류에 귀착한다는 사실과 3상단락은 평형단락사고임으로 영상전류는 영이며 각상과도전류의 위상차가 120.deg.라는 것엔 변함이 없다는 것과 끝으로 철극기를 정격속도로 운전해 놓고 이것을 여자해서 무부하전압을 수기시켜 그의 3상전단자를 돌연 단락해서 그의 과도전류의 파형을 Oscillograph로 촬영하면 본론에서 해석한 결과식의 그것과 일치하게 됨을 알 수 있을 것이다.것이다.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.76-77
• /
• 2017

본 논문에서는 DC링크 전류센서를 가진 고주파 신호 주입 센서리스 드라이브에서 전류 예측을 이용한 전류 재구축 방법을 제안한다. DC링크 전류센서를 가진 드라이브에서 DC링크 전류로부터 재구축된 3상 전류는 재구축 오차를 포함하고 있다. 이 오차는 고주파 신호 주입 주파수가 높아질수록 커지며, 센서리스 성능을 저하시킨다. 본 논문은 전류 예측을 통하여 재구축 오차를 줄임으로써 센서리스 성능을 향상시켰다. 이는 실험을 통하여 제안한 방법의 유효성을 검증하였다.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.4 no.3
• /
• pp.249-256
• /
• 1999

본 논문에서는 DC link단에 단일 전류 센서를 사용한 3상 전압 원 PWM 컨버터의 제어방법에 대해서 제안하고, DC link 전류로부터 3상 전류를 재 구축하는 PWM 변조 전략을 제시한다. 단일 전류 센서를 사용하여 3상 전류를 재 구축시 문제점은 2개의 유효 벡터중 1개 또는 2개의 유효벡터가 아주 짧은 시간 동안 인가 되었을 때로 이 경우에는 3상 전류를 적절히 재 구축할 수 없게 된다. 이런 경우에는 예측 전류 제어기를 사용하여 모든 동작 조건에서 믿을만한 3상 전류를 재 구축한다. 또한 디지털 제어로 인한 지연에 대한 보상도 제시된다. 본 논문에서는 3상 PWM 컨버터 제어시 예측 상태 관측기를 사용한 단일 센서 전류 제어가 논의되며 실험 결과로 입증된다.

• Proceedings of the KIPE Conference
• /
• 2018.11a
• /
• pp.117-118
• /
• 2018

본 논문은 다중 코일 자기장 합성 시스템에서 RMS 전류를 제한하는 방법을 제안한다. 해당 방법은 기존의 전류 지령의 위상을 바꾸지 않으면서 전류 지령의 크기를 줄여 RMS 전류가 원하는 범위를 넘어가지 않도록 한다. 또한 해당 방법은 자기장 합성 시스템의 특성을 고려하여, 일부 전류 지령이 제한되는 경우에 다른 전류 지령들도 같은 비율로 줄여주는 방법을 포함한다. 제안된 방식을 적용하게 되면 RMS 전류 지령이 정격을 넘을 때에만 전류를 제한하여 일반적인 상황에서 과도하게 전류를 제한하는 것을 개선할 수 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.3
• /
• pp.54-59
• /
• 2008

A highly accurate wide swing BiCMOS cascode current mirror is proposed. It uses the base-current compensated BJT current mirror. It increases both output impedance and output voltage range by using the npn-NMOS cascode instead of the NMOS-NMOS cascode. The npn transistor copies the input current and the NMOS transistor increases the output impedance for the accurate current mirroring. The proposed current mirror achieves highly constant current for wide output voltage range. Simulation results were verified with measurements performed on a fabricated chip using a 5/16V 0.5um BCD process. It has only $-2.5%{\sim}1.0%$ current error for $0.3V{\sim}16V$ output voltage range.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.8
• /
• pp.79-85
• /
• 2009

In this paper, an accurate current reference using temperature and process compensation current mirror (TPC-CM) is proposed. The temperature independent reference current is generated by summing a proportional to absolute temperature (PTAT) current and a complementary to absolute temperature (CTAT) current. However, the temperature coefficient and magnitude of the reference current are influenced by the process variation. To calibrate the process variation, the proposed TPC-CM uses two binary weighted current mirrors which control the temperature coefficient and magnitude of the reference current. After the PTAT and CTAT current is measured, the switch codes of the TPC-CM is fixed in order that the magnitude of reference current is independent to temperature. And, the codes are stored in the non-volatile memory. In the simulation, the effect of the process variation is reduced to 0.52% from 19.7% after the calibration using a TPC-CM in chip-by-chip. A current reference chip is fabricated with a 3.3V 0.35um CMOS process. The measured calibrated reference current has 0.42% variation for $20^{\circ}$C${\sim}$100$^{\circ}$C.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.19 no.8
• /
• pp.116-121
• /
• 2005

To realize the tap coefficient of a finite impulse response(FIR) filter or the twiddle factor of a fast Fourier transform(FFT) using a current-mode analog circuit, a high accurate current-attenuator circuit is needed This paper introduces an accuracy enhancement technique in the current-mode signal processing. First of all, the DC of set-current error in a conventional current-attenuator using a gate-ratioed orient mirror circuit is analyzed and then, the current-attenuator circuit with a negligibly small DC offset-current error is introduced. The circuit consists of N-output current mirrors connected in parallel with me another. The output current of the circuit is attenuated to 1/N of the input current. On the basis of the Kirchhoff current law, the current scale ratio is determined simply by the number of the current mirrors in the N-current mirrors connected in parallel. In the proposed current-attenuator circuit the scale accuracy is limited by the ac gain error of the current mirror. Considering that a current mirror has a negligibly small ac gain error, the attainable maximum scale accuracy is theoretically -80[dB] to the input current.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.19 no.7
• /
• pp.1617-1622
• /
• 2015

This paper analyzes the ratio of tunneling current for channel doping concentration of sub-10 nm asymmetric double gate(DG) MOSFET. The ratio of tunneling current for off current in subthreshold region increases in the region of channel length of 10 nm below. Even though asymmetric DGMOSFET is developed to reduce short channel effects, the increase of tunneling current in sub-10 nm is inevitable. As the ratio of tunneling current in off current according to channel doping concentration is calculated in this study, the influence of tunneling current to occur in short channel is investigated. To obtain off current to consist of thermionic emission and tunneling current, the analytical potential distribution is obtained using Poisson equation and tunneling current using WKB(Wentzel-Kramers-Brillouin). As a result, tunneling current is greatly changed for channel doping concentration in sub-10 nm asymmetric DGMOSFET, specially with parameters of channel length, channel thickness, and top/bottom gate oxide thickness and voltage.

• Journal of the Korea Society of Computer and Information
• /
• v.29 no.6
• /
• pp.143-151
• /
• 2024

In this paper, the inductor current distortion in a boost PFC (Power Factor Correction) converter under light load is mathematically analyzed, and its reasons are defined. In the average current mode control under light load, the inductor current is discontinuous, resulting in an inaccurate inductor current average value being reflected in the current control. In predictive current mode control, the current ripple is relatively large compared to the inductor current, leading to severe current distortion. In addition, the switch is turned off near the peak of the inductor current when model predictive current control is applied. Inductor current distortion must be addressed because it leads to an increase in total harmonic distortion and a decrease in power factor. In this paper, the design procedure to mitigate the light load current distortion in boost PFC converter is selected based on the mathematical analysis. Finally, a comparative analysis of control methods under light load is performed using hardware-in-the-loop simulation.