• Journal of KIISE:Computing Practices and Letters
• /
• v.14 no.7
• /
• pp.703-707
• /
• 2008

This paper designs and implements a software prober to support a more effective power analysis for Linux-based embedded systems by using power consumption data measured in hardware. The proposed software prober, which is included in a target system as a module, collects power data and provides a service to discover major power consumers in user functions of applications or kernel functions through time synchronization between the power data measured in hardware and software. In addition, we verified usefulness of the implemented software prober by running user applications on target systems.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2004.05a
• /
• pp.302-305
• /
• 2004

최근 들어 개발 및 보급이 확산되고 있는 포터블 임베디드 시스템에서는 전력이 중요한 성능 지표로 작용한다. 특히 메모리 시스템의 전력 소모량은 전체 전력 중 매우 큰 비중을 차지하므로, 정확한 전력 분석에 기초하여 전력 소모를 줄일 수 있는 구조에 관한 연구가 수행되고 있다. 본 논문에서는 포터블 임베디드 시스템의 주요 처리 대상인 멀티미디어 응용 프로그램의 낮은 데이터 재사용성을 극복하기 위하여 참조 예측기를 포함하는 메모리 시스템의 전력 분석 모델을 제안한다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.31 no.8A
• /
• pp.790-797
• /
• 2006

IEEE 802.16e specifies two different power saving modes(PSM). One is sleep mode and the other is idle mode. These modes are different in that whether a mobile node maintains its state information with the serving base station or not. This difference results in different efficiency in consuming battery power of a mobile terminal. Therefore, it becomes important to analyze the performance of each power saving mode considering the parameters affecting the power consumption. In this paper, we propose a performance modeling framework of sleep mode and idle mode in terms of power saving efficiency. The analytical results are verified by computer simulations that idle mode is superior to sleep mode in power consumption of mobile node.

• Journal of KIISE:Computer Systems and Theory
• /
• v.30 no.12
• /
• pp.724-735
• /
• 2003

In recent high-performance superscalar processors, the result value of an instruction is predicted to improve instruction-level parallelism by breaking data dependencies. Using those predicted values, instructions are speculatively executed and substantial performance can be gained. It, however, requires additional power consumption due to the frequent access and update of the value prediction table. In this paper, first, the trade-off between the performance improvement and the increased power consumption for value prediction is measured and analyzed. And, in order to reduce additional power consumption without performance loss, the technique of controlling speculative execution with confidence counter and predicting useful instructions is developed. Also, in order to prove the validity, a tool is developed that can simulate processor behavior at cycle-level and measure total energy consumption and power consumption per cycle.

• Journal of Korea Society of Industrial Information Systems
• /
• v.28 no.1
• /
• pp.17-25
• /
• 2023

As the range of use of urban unmanned aerial vehicles (UAV) expands, it is necessary to operate UAVs efficiently because of its limited battery capacity. For this, it is required to find the optimal flight profile with various simulations. Therefore, it is important to predict the power and energy consumption of the UAV battery. In this paper, we analyzed the relationship between the speed and acceleration of the UAV and power consumption during the flight. Then, we derived a linear model, which is easily utilized. In addition, we also derived an accurate power consumption model based on deep neural network learning. To find the efficient model, we used learning data as 1) the GPS 3-axis velocity and acceleration data, 2) the IMU 3-axis velocity only, and 3) the IMU 3-axis velocity and acceleration data. The final model shows 5.86% error rate for power consumption and 1.50% error rate for the cumulative energy consumption.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.05a
• /
• pp.663-666
• /
• 2013

부채널 분석은 암호 기기가 노출하는 물리적 정보를 이용하여 키를 찾아내는 분석 기법이다. 이러한 부채널 분석의 대응 방안으로 마스킹, 셔플링과 같은 기술이 연구되어지고 있다. 그러나 이러한 대응 기법들 역시 2차 전력 분석에 취약점을 가지고 있다. 이 때, 일반적인 2차 전력 분석 기법의 이론적 분석 성능은 잡음의 영향을 받는 실제 분석 환경에서 현저하게 줄어드는 것을 알 수 있다. 본 논문에서는 2차 전력 분석의 분석 성능을 향상시키기 위해 기존의 탐지된 전력 정보를 직접 활용하지 않고, 전력 소모량을 헤밍웨이트로 대응시켜 이론적 계산 값과의 근사치를 높이는 방법을 제안한다. 실험 결과 일반적인 2차 전력 분석 기법에 비해 약 8%의 성능 향상을 보였다. 또한 전력 소모량과 중간 값 사이의 상관도를 높이기 위해 변환된 헤밍웨이트를 편중시켜 분석한 결과, 일반적인 2차 전력 분석 기법에 비해 10~20%의 분석 성능 향상을 가져왔다.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.44 no.6 s.360
• /
• pp.1-8
• /
• 2007

In wireless sensor network which uses limited battery, power consumption is very important factor for the survivality of the system. By using low-power communication to reduce power consumption, error rate is increased in typical conditions. This paper analyzes power consumption of specific error control coding (ECC) implementations. With identical link quality, ECC provides coding gain which save the power for transmission at the cost of computing power. In sensor node, transmit power is higher than computing power of Micro Controller Unit (MCU). In this paper, Viterbi algerian is applied to the low-transmit-power sensor networks in terms of network power consumption. Practically, Viterbi algorithm presents 20% of reduction of re-transmission in compared with Auto Repeat Request (ARQ) system. Furthermore, it is observed that network power consumption is decreased by almost 18%.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.43 no.5 s.311
• /
• pp.1-7
• /
• 2006

This paper presents experimental instruction-level current consumption model for low power microcontroller ATmega128. The accessibility of instruction for internal memory decides power consumption of the microcontroller as much as 17% of difference between access instruction and non-access instruction. The power consumption for the given program will be increased in the proportional to the ratio of memory access instruction and lower level memory access in the hierarchy. Throughout the current consumption model, the power consumption can be predicted and optimized in the direction of reducing the frequency memory access. Also, the various optimization methods are introduced in terms of software and hardware viewpoints.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.12-14
• /
• 2000

소형의 이동 컴퓨터 시스템이 발전하면서 프로세서의 전력 소모(energy dissipation)가 중요한 이슈가 되고 있다. 현재 대부분의 프로세서들은 성능 향상을 위해 캐쉬를 사용하고 있고 이것은 프로세서내의 많은 비율의 전력을 소모한다. 따라서 저 전력 프로세서를 설계하기 위해서는 내장 캐쉬(on-chip cache)의 전력 소모를 줄이는 것이 중요하다. 본 논문은 캐쉬 대체 전략으로 현재 많이 사용되는 LRU(Least Recently Used) 방식을 LFU(Least Frequently Used), LFUT(LFU with Threshold), FIFO(First In First Out) 방식과 관련 효율적 측면에서 비교 분석 한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2004.11a
• /
• pp.129-133
• /
• 2004

이 연구는 DVB-H 수신기의 전력소모를 줄이기 위한 새로운 동기방법을 제안하였다. DVB-H 시스템에서는 수신기의 전력소모글 줄이기 위하여 Time-Slicing 방법을 사용하는데 버스트 주기가 작을수록 수신기의 유효동작시간 이 줄어들게 되어 전력소모가 감소된다. 수신기의 유효동작시간에는 버스트를 동기화하기 위한 시간이 포함되므로 이 동기화시간을 줄이면 DVB-H 수신기의 전력소모를 줄일 수 있다. 제안방식은 한 프레임(68개 OFDM 심볼) 또는 연속된 5개의 OFDM 심볼을 이용하는 기존방식과 달리 이전 수신버스트의 OFDM 심볼 네 개 또는 송신기의 OFDM 심볼 네 개와 현재 수신되는 심볼 1개를 사용하기 때문에 동기시간을 1/68 또는 1/5 까지 줄일 수 있다. 제안방식의 강건성을 분석하기 위하여 다양한 이동수신 채널환경에서 최소보호비를 구하여 기존 방식과 비교 분석하였다.