• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.201-201
• /
• 2010

DRAM (dynamic random access memory)은 하나의 트랜지스터와 하나의 캐패시터의 구조 (1T/1C)를 가지는 구조로써 빠른 동작 속도와 고집적에 용이하다. 하지만 고집적화를 위해서는 최소한의 캐패시터 용량 (30 fF/cell)을 충족시켜 주어야 한다. 이에 따라 캐패시터는 stack 혹은 deep trench 구조로 제작되어야 한다. 위와 같은 구조로 소자를 구현할 시 제작공정이 복잡해지고 캐패시터의 집적화에도 한계가 있다. 이러한 문제점을 보완하기 위해 1T-DRAM이 제안되었다. 1T-DRAM은 하나의 트랜지스터로 이루어져 있으며 SOI (silicon-on-insulator) 기판에서 나타나는 floating body effect를 이용하여 추가적인 캐패시터를 필요로 하지 않는다. 하지만 SOI 기판을 이용한 1T-DRAM은 비용측면에서 대량생산화를 시키기는데 어려움이 있으며, 3차원 적층구조로의 적용이 어렵다. 하지만 다결정 실리콘을 이용한 기판은 공정의 대면적화가 가능하고 비용적 측면에서 유리한 장점을 가지고 있으며, 적층구조로의 적용 또한 용이하다. 본 연구에서는 ELA (eximer laser annealing) 방법을 이용하여 비정질 실리콘을 결정화시킨 기판에서 1T-DRAM을 제작하였다. 하지만 다결정 실리콘은 단결정 실리콘에 비해 저항이 크기 때문에, 메모리 소자로서 동작하기 위해서는 높은 바이어스 조건이 필요하다. 게이트 산화막이 얇은 경우, 게이트 산화막의 열화로 인하여 소자의 오작동이 일어나게 되고 게이트 산화막이 두꺼울 경우에는 전력소모가 커지게 된다. 그러므로 메모리 소자로서 동작 할 수 있는 최적화된 게이트 산화막 두께가 필요하다. 제작된 소자는 KrF-248 nm 레이저로 결정화된 ELA 기판위에 게이트 산화막을 10 nm, 20 nm, 30 nm 로 나누어서 증착하여, 전기적 특성 및 메모리 특성을 평가하였다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.48-55
• /
• 2016

노트북, 테블릿 PC 및 스마트폰 등의 휴대 기기를 위한 디스플레이의 전력소모를 낮추기 위해, 주변 밝기에 따라서 디스플레이의 밝기를 조정할 수 있는 광 센서 시스템을 연구하였다. 또한, 휴대 기기의 복잡도와 비용에 크게 영향을 주지 않도록, 광 센서 시스템을 디스플레이 패널에 일체형으로 구현하고자 했으며, 이를 위해서 저온 다결정 실리콘 박막트렌지스터를 이용하여 패널에 광 센서와 신호취득 회로를 집적하고자 했다. 주변 밝기를 감지하는 광 센서의 패널 간 편차를 별도의 공정 설비없이 신뢰성 있게 보정할 수 있도록, 새로운 보정 방식을 제안하였다. 이와 더불어 최종 데이터를 디지털화하기 위한 아날로그-디지털 변환기를 포함한 신호취득 회로를 제안하고 검증하였다. 제안하는 회로는 집적하기에 적합하도록 간단한 구동 신호로 동작되며, 인식 가능한 입력 밝기는 10에서 10,000 lux까지이다. 제안하는 신호취득 회로의 신호취득 주파수는 100Hz이며, 20개의 출력 레벨에 대한 최대 차등 불균일 오차는 0.5 LSB 이하이다.

• 전자공학회논문지SC
• /
• 제37권3호
• /
• pp.55-62
• /
• 2000

0.8㎛ single poly CMOS 집적회로로 구현된 이산시간 전압모드 혼돈 발생회로의 동작특성을 분석하였다. 회로내 비선형 함수 블록에 대한 선형근사식을 유도하여, 실험적으로 제작한 혼돈 발생회로의 해석이 가능하도록 하였다. 혼돈상태 판별의 주요 지표인, 입력변수에 따른 분기도를 구하였고 초기값 의존성을 보여 주는 리아프노프 지수도 계산하였다. 뿐만 아니라 상태조건, 즉 평형상태, 주기상태, 혼돈상태에 따라 나타나는 시간파형 및 상태천이관계 그리고 주파수특성을 보여주는 전력스펙트럼도 구하여 상호 연관성을 보였다. 한편 집적화 된 혼돈 발생회로를 ±2.5V 전원, 10㎑의 클럭으로 구동시켜 입력전압에 따른 분기도를 측정하였고, 상태조건에 따라 다르게 나타나는 시간파형의 측정과 이의 전력스펙트럼 분석도 실시하여 해석결과와 비교하였다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제37권1호
• /
• pp.99-104
• /
• 2013

본 논문에서는 밀리미터파에의 응용을 위하여, 소형화된 다운컨버터 MMIC(monolithic microwave integrated circuit)를 제안하였다. 구체적으로는, RF(radio frequency) 및 LO(local oscilator) 신호의 격리특성을 위해 Lange 커플러가 삽입되었고, ${\lambda}$/4 전송선로를 연결하여 역위상 RF와 동위상 LO 신호가 믹서부분 FET(field effect transistor)의 게이트에 인가되었다. 또한, IF(intermediate frequency) 출력 신호의 역위상의 결합과 LO 누설신호 제거를 위하여 역위상 결합용 능동 벌룬이 출력 포트에 설치되었다. 측정 결과에 따르면, 제안된 다운컨버터 MMIC는 양호한 RF 특성을 보였다. 구체적으로, 63 GHz의 RF 주파수와 60.6 GHz의 LO 주파수에서 IF 출력 포트에서의 LO 누설 전력이 .25 dBc, RF와 LO의 격리특성은 18 dB를 보였으며, 변환 이득이 10.3 dB를 보였다. 따라서, SAW 필터와 같은 LO 제거용 off-chip 소자는 제안된 다운컨버터 MMIC에서는 필요하지 않게 되었다. 모든 능동소자와 수동소자가 GaAs MMIC 내부에 집적되었으며, 전체 사이즈는 $2.2{\times}1.4mm^2$ 로써 초소형 MMIC가 구현되었다.

• 대한전자공학회논문지SD
• /
• 제43권2호
• /
• pp.42-50
• /
• 2006

반도체 공정기술의 발달로 인해 칩의 집적도가 향상되고 높은 성능의 SoC (System On a Chip)의 구현이 가능해졌다. 하지만 이로 인한 칩의 전력 소모량 증가는 칩 설계시의 중요 제한 요소가 되고 있다 칩 설계의 하위 단계로 갈수록 설계의 수정은 시간과 금전적 비용을 기하급수적으로 증가시키기 때문에, 설계의 상위 단계에서부터 칩의 소모 전력을 미리 추정하는 기술은 필수적이다. 이에 본 연구에서는 효율적인 상위 레벨 소모 전력 추정을 위해 회로를 레벨화 하고, 일부 레벨의 스위칭을 기반으로 회로의 소모 전력을 look up 테이블을 이용하여 모델링하였다 제안한 기술을 이용하여 ISCAS'85 벤치마크 회로에 대해 평균 소모 전력을 추정한 결과, 기존에 알려진 소모 전력 추정 기술에 비해 평균 추정 오차를 $9.45\%$에서 $3.84\%$로 크게 개선한 결과를 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제17권7호
• /
• pp.1660-1671
• /
• 2013

본 논문에서는 빛 에너지 하베스팅 자가발전 시스템을 위한 두 가지 구조의 전력관리 회로를 제안한다. 첫 번째는, 솔라셀이 부하가 동작할 수 있는 충분한 전압을 출력하는 경우, 전력관리회로를 통해 직접 솔라셀의 에너지를 부하로 공급하는 구조이다. 두 번째는 초소형 솔라셀이나 집적화된 솔라셀에서처럼 출력전압이 0.5V 이하로 매우 작아서 부하를 직접 구동할 수 없는 경우, 전압부스터를 사용하여 충분한 전압까지 승압한 후, 이를 전력관리회로를 통해 부하로 공급하는 구조이다. 이 두 가지 구조의 전력관리 회로는 $0.18{\mu}m$ CMOS 공정으로 설계 및 제작되었으며, 측정을 통해 성능을 비교 분석하였다.

• 한국통신학회논문지
• /
• 제33권5C호
• /
• pp.395-402
• /
• 2008

본 논문에서는 무선 통신 분야의 WLAN/WMAN 시스템에 집적화할 수 있도록 I/Q 채널 12비트 40MS/s 파이프라인 아날로그-디지털 변환기를 제안하였다. 제안하는 A/D 변환기는 높아진 동작 속도와 CMOS 소자의 최소 선폭이 작아지며 생기는 듀티 사이클의 변화를 보정해 줄 수 있는 DLL 기반의 듀티 사이클 보정 회로를 집적화 하였다. 입력 듀티 사이클이 1%에서 99%까지 변동이 있어도 정확한 50%의 듀티 사이클을 가진 신호로 보정 가능하도록 설계하였다. 제작된 A/D 변환기는 $0.18{\mu}m$ CMOS n-well 1-poly 6-metal 공정으로 제작되었으며, 전력 소모는 1.8V 전원 전압에서 184mW이다. 샘플링 및 입력 주파수가 각각 20MHz, 1MHz 일 때 52dB의 SNDR과 59dBc의 SFDR을 나타내었다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제15권1호
• /
• pp.55-62
• /
• 2019

사물인터넷 디바이스의 소형화, 저전력화 요구는 프로그램을 단일 칩으로 구현하는 SOC 기술로 구현되고 있다. 불법 복제에 의한 저작권 분쟁은 반도체 칩에서도 증가하고 있으며, 디자인하우스의 칩 구현에서의 분쟁과 소스코드의 도용에 의한 칩 구현에 발생하고 있다. 그러나 최종 칩 구현은 디자인하우스에서 제작되기 때문에 저작권의 보호범위에서 어려움이 있다. 본 연구에서는 사물인터넷 디바이스의 집적회로에서 HDL 언어로 작성된 소스코드의 분쟁에서, 유사성을 판단하기 위한 분석방법과 유사성 판단의 기준을 설정하는 항목에 대해 다루었다. 특히 동일한 시방서를 기준으로 제작된 칩의 경우 동일한 구성과 코드 형태를 포함해야 하는 제작특성에서 유사성의 판단영역을 구분하는 내용에 대해서도 다룬다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권12호
• /
• pp.540-551
• /
• 2008

오늘날 마이크로프로세서의 설계는 전력 소모 문제만이 아닌 온도 문제에서도 자유롭지 않다. 제조 공정의 미세화와 고밀도 회로 집적화가 칩의 전력 밀도를 높이게 되어 열성 현상을 발생시키기 때문이다. 이를 해결하기 위해 제안된 동적 온도 제어 기술은 냉각 비용을 줄이는 동시에 칩의 온도 신뢰성을 높인다는 장점을 가지지만, 냉각을 위해 프로세서의 성능을 희생해야 하는 문제점을 가지고 있다. 본 논문에서는 프로세서의 성능 저하를 최소화하면서 온도를 제어하기 위해 듀얼 레지스터 파일 구조를 제시한다. 온도 제어를 고려하였을 때 가장 관심을 끄는 것은 레지스터 파일 유닛이다. 특히 정수형 레지스터 파일 유닛은 그 빈번한 사용으로 인하여 프로세서 내부에서 가장 높은 온도를 가진다. 듀얼 레지스터 파일 구조는 정수형 레지스터 파일에 대한 읽기 접근을 두 개의 레지스터 파일에 대한 접근으로 분할하는데, 이는 기존 레지스터 파일이 소모하는 동적 전력을 감소시켜 열성 현상을 제거하는 효과를 가져온다. 그 결과 동적 온도 제어 기법에 의한 프로세서 성능 감소를 완화시키는데, 평균 13.35% (최대 18%)의 성능 향상을 확인할 수 있었다.

• 조명전기설비학회논문지
• /
• 제22권8호
• /
• pp.38-44
• /
• 2008

급격한 IT 산업 발전의 산물인 인터넷데이터센터(IDC)는 서버 시스템이 집적된 고밀도 디지털 부하로 구성되는 특징을 가지고 있다. IDC의 디지털 부하 특성을 고려하여 직류배전시스템을 도입하는 경우 전력 변환 체계의 단순화로 효율 향상의 가능성이 일부 제기되어 왔으나, 국내 IDC 환경에서의 효율성이 검증된 사례는 없었다. 본 논문에서는 교류배전방식을 적용한 KT 분당 IDC와 직류배전방식을 적용한 KT 남수원 IDC의 전력 효율을 비교 분석함으로써 국내 IDC 배전체계의 직류화에 따른 효율 개선 효과를 제시하였다. DC 48[V]를 배전하였을 때 직류배전 방식의 효율이 13.2[%] 높은 것으로 도출되었으며, DC 380[V]의 공급을 가정하였을 때에는 25[%] 이상의 효율 향상을 기대할 수 있었다.