• Title/Summary/Keyword: 전력감소

Search Result 2,665, Processing Time 0.035 seconds

The study on low power design of 8-bit Micro-processor with Clock-Gating (Clock-gating 을 고려한 저전력 8-bit 마이크로프로세서 설계에 관한 연구)

  • Jeon, Jong-Sik
    • The Journal of the Korea institute of electronic communication sciences
    • /
    • v.2 no.3
    • /
    • pp.163-167
    • /
    • 2007
  • In this paper, to design 8 bit RISC Microprocessor, a method of Clock Gating to reduce electric power consumption is proposed. In order to examine the priority, the comparison results of between a 8 bit Microprocessor which is not considered Low Power consumption and which is considered Low Power consumption using a methods of Clock Gating are represented. Within the a few periods, the results of comparing with a Microprocessor not considered the utilization of Clock Gating shows that the reduction of dynamic dissipation is minimized up to 21.56%.

  • PDF

Reducing Power Consumption of a Scheduling Algorithm for Optimal Selection of Supply Voltage under the Time Constraint (시간 제약 조건하에서의 최적 선택 공급 전압을 위한 전력 감소 스케줄링)

  • 최지영;김희석
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.27 no.11C
    • /
    • pp.1132-1138
    • /
    • 2002
  • This paper proposes a reducing power consumption of a scheduling algorithm for optimal selection of supply voltage. In scheduling of reduction power consumption, we determine the control steps of operations to be executed by exploiting the possibility of using variable voltage levels to reduce power consumption. In the optimal selection of supply voltage binding, we minimize the main factor of the power consumption of the switching activity on the registers using a graph coloring technique. From a set of experiments using high-level benchmark examples, we show that the proposed algorithm prefer to use optimal selection supply voltages rather than uniformed single voltage is effective in reducing power consumption.

An ICCP Application Method for an Error Decrease of the Power Control Communication System (전력제어 통신 시스템의 에러 감소를 위한 ICCP 적용 방안)

  • 김종빈;정래성
    • Journal of the Institute of Electronics Engineers of Korea TC
    • /
    • v.40 no.9
    • /
    • pp.349-357
    • /
    • 2003
  • Because of capacity of the electric power equipment grew larger and the electric power system was complicated, it was required a protocol to process data without the errors in order to supply the high quality and stable electric power. However, HDLC and TCP/IP communication protocol using between Seoul EMS and Kwangju RCC (or between RCC and SCC) is decreasing reliability by the delay of speed and the occurrence of errors. In this paper, we applied ICCP(Inter-Control Center Communication Protocol) communication protocol in order to improve them and implemented an electric power communication system for remote control of the electric power equipment. Also, we modified program for error correction and implemented the system using the most suitable BLT. The errors were more decreased in case of ICCP protocol than HDLC protocol and TCP/IP protocol applied to the electric power communication system.

Design of a Low-Power Parallel Multiplier Using Low-Swing Technique (저 전압 스윙 기술을 이용한 저 전력 병렬 곱셈기 설계)

  • Kim, Jeong-Beom
    • The KIPS Transactions:PartA
    • /
    • v.14A no.3 s.107
    • /
    • pp.147-150
    • /
    • 2007
  • This paper describes a new low-swing inverter for low power consumption. To reduce a power consumption, an output voltage swing is in the range from 0 to VDD-2VTH. This can be done by the inverter structure that allow a full swing or a swing on its input terminal without leakage current. Using this low-swing voltage technology, we proposed a low-power 16$\times$16 bit parallel multiplier. The proposed circuits are designed with Samsung 0.35$\mu$m standard CMOS process at a 3.3V supply voltage. The validity and effectiveness are verified through the HSPICE simulation.. Compared to the previous works, this circuit can reduce the power consumption rate of 17.3% and the power-delay product of 16.5%.

CGE 모형을 이용한 전기요금 변동의 파급효과 분석

  • Han, Jin-Hui;Hong, Jong-Ho;Yu, Si-Yong
    • Environmental and Resource Economics Review
    • /
    • v.7 no.1
    • /
    • pp.1-28
    • /
    • 1997
  • 최근 전력가격의 인상을 통한 전력수요 조절에 대한 관심이 높아지고 있다. 본고에서는 개방경제 CGE 모형을 통하여 전기요금 인상이 국민총생산, 물개 무역수지 등 주요 거시변수들에 미치는 영향과 개별 산업의 생산, 생산물 가격, 수출입에 미치는 영향을 분석하였다. 이를 위하여 1993년도 산업연관표에 기초하여 전체 산업을 16개 부분으로 통합, 재분류한 뒤, 전기요금 인상에 대한 다양한 정책실험을 시도하였다. 분석 결과 전력가격인상은 실질총생산의 감소 및 물가의 상승을 가져오나 그 정도는 기존의 연구보다 작은 것으로 나타났으며, 수출과 수입은 모두 감소하나 수출감소율이 수입감소율을 초과하여 무역수지는 악화되는 것으로 나타났다. 산업부문별로는 전기요금인상에 따라 비교역재에 가까운 서비스업의 생산량 감소효과가 두드러진 것으로 나타났다.

  • PDF

낮은 입력 전압을 가지는 DC/DC 전원 장치의 도통 손실 감소를 위한 비대칭 하프-브리지 공진형 컨버터

  • Jeong, Yeon-Ho;Lee, Jae-Beom;Mun, Geon-U
    • Proceedings of the KIPE Conference
    • /
    • 2015.07a
    • /
    • pp.275-276
    • /
    • 2015
  • 본 논문에서는 낮은 입력 전압을 가지는 DC/DC 전원장치의 도통 손실 감소를 위한 비대칭 하프-브리지 공진형 컨버터를 제안한다. 제안된 컨버터를 액티브 클램프 포워드 (ACF) 컨버터와 하프-브리지(HB) LLC 공진형 컨버터의 스위치 통합 기법을 통해 생성되었다. ACF 컨버터를 LLC 공진형 컨버터 앞단에 위치시켜 HB LLC 공진형 컨버터에 증가된 전압을 인가함에 따라 변압기 턴비를 증가할 수 있고, 그에 따라 1차측 도통 손실을 감소시킬 수 있다. 이 때, 두 단에 적용된 스위치를 스위치 통합 기법을 통해 높은 전력 밀도 및 추가되는 도통 손실 감소를 통해 높은 효율을 동시에 이룰 수 있었다. 또한, 비대칭 펄스 폭 변조(APWM)를 제어를 통해 입력 전압 범위를 감소시켜 효율에 최적화된 설계를 가능하게 하였다. 제안된 컨버터는 36-72V 입력 전압, 300W(12V/25A) 출력을 가진 프로토 타입 컨버터를 통해 그 유효성을 입증하였다.

  • PDF

Solar ESS Peak-cut Simulation Model for Customer (수용가 대응용 태양광 ESS 피크컷(Peak-cut) 시뮬레이션 모델)

  • Park, Seong-Hyeon;Lee, Gi-Hyun;Chung, Myoung-Sug;Chae, U-ri;Lee, Joo-Yeuon
    • Journal of Digital Convergence
    • /
    • v.17 no.7
    • /
    • pp.131-138
    • /
    • 2019
  • The world's electricity production ratio is 40% for coal, 20% for natural gas, 16% for hydroelectric power, 15% for nuclear power and 6% for petroleum. Fossil fuels also cause serious problems in terms of price and supply because of the high concentration of resources on the earth. Solar energy is attracting attention as a next-generation eco-friendly energy that will replace fossil fuels with these problems. In this study, we test the charge-operation plan and the discharge operation plan for peak-cut operation by applying the maximum power demand reduction simulation. To do this, we selected the electricity usage from November to February, which has the largest amount of power usage, and applied charge / discharge logic. Simulation results show that the contract power decreases as the peak demand power after the ESS Peak-cut service is reduced to 50% of the peak-target power. As a result, the contract power reduction can reduce the basic power value of the customer and not only the economic superiority can be expected, but also contribute to the improvement of the electric quality and stabilization of the power supply system.

A Study of Low Power Algorithm along a Circuit Implementation Device (회로 구현 디바이스에 따른 저전력 알고리즘 연구)

  • Kim, Jae-Jin;Kang, Kyung-Sik
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2013.07a
    • /
    • pp.261-263
    • /
    • 2013
  • 본 논문에서는 회로 구현 디바이스에 따른 저전력 알고리즘을 제안한다. 제안한 알고리즘은 회로를 구현할 디바이스의 면적과 동작 주파수를 고려하여 저전력의 회로를 구현할 수 있는 방법이다. 저전력의 회로를 구현하기 위해 우선 구현하고자 하는 회로를 구성하고 있는 라이브러리들 중에서 최소의 면적을 가지고 있는 라이브러리들을 선택한다. 선택된 라이브러리들의 면적과 지연시간을 이용하여 회로 구현 대상 소자의 면적에 따라 필수 라이브러리들의 면적을 제외한 나머지 면적에 대해 복제가 가능한 라이브러리들의 수를 구한다. 최대의 지연시간을 가지고 있는 라이브러리부터 면적에 따라 차례로 복제를 수행하여 회로 전체의 수행시간을 감소시킨다. 회로 구현의 라이브러리들과 수가 결정되면 회로 동작이 허용하는 범위내에서 주파수를 조절하여 최소의 소모 전력을 갖는 회로를 구현한다. 본 논문에서는 제안한 알고리즘의 효율성을 입증하기 위해 RT 라이브러리를 이용하여 회로를 구현하여 비교 실험을 수행하였다. 실험결과 8.3%의 소모 전력이 감소된 결과를 나타내어 제안한 알고리즘의 우수성이 입증되었다.

  • PDF

An Improved Predictive Dynamic Power Management Scheme for Embedded Systems (임베디드 시스템을 위한 개선된 예측 동적 전력 관리 방법)

  • Kim, Sang-Woo;Hwang, Sun-Young
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.34 no.6B
    • /
    • pp.641-647
    • /
    • 2009
  • This paper proposes an improved predictive dynamic power management (DPM) scheme and a task scheduling algorithm to reduce unnecessary power consumption in embedded systems. The proposed algorithm performs pre-scheduling to minimize unnecessary power consumption. The proposed predictive DPM utilizes a scheduling library provided by the system to reduce computation overhead. Experimental results show that the proposed algorithm can reduce power consumption by 22.3% on the average comparing with the LLF algorithm for DPM-enable system scheduling.

An Energy-Aware Caching Scheme for Clustered Video Servers (클러스터 비디오 서버에서 에너지 감소를 위한 캐슁 기법)

  • Lee, Bum-Sun;Song, Min-Seok
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2007.10d
    • /
    • pp.267-272
    • /
    • 2007
  • 최근 인터넷의 발달과 더불어, 멀티미디어 네트워크 서비스가 크게 활성화됨에 따라서 해당 정보를 저장하는 저장 장치의 크기가 기하급수적으로 늘고 있으며, 서버에서의 전력 소모 문제가 큰 이슈로 대두되었다. 서버 구성 요소 중에 디스크와 같은 저장장치가 전력 소모에 큰 부분을 차지하고 있으며, 이를 감소시키기 위해 디스크는 여러 모드를 지원하며, 그 중 저전력 모드에서 소비되는 전력이 다른 모드에 비해서 훨씬 적다. 본 논문에서는 클러스터 비디오 서버에서 최대한 많은 디스크를 저전력 모드로 동작하게 하는 캐슁(caching) 기법을 제안한다. 제안하는 기법은 클러스터 별로 캐쉬를 할당하여, 할당된 캐쉬 크기에 따라서 각 클러스터에서 소모되는 디스크 이용률과 전력을 분석한다. 이에 기반하여, 전체 클러스터에서 소모되는 전력을 최소화하는 새로운 캐슁 알고리즘을 제안하며 시뮬레이션을 통해 해당 기법의 효용성을 분석한다.

  • PDF