• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1627-1628
• /
• 2015

2011년 7월에 제정 발간된 등전위본딩에 관한 기술지침은 IEC 표준인 60364, 61643 및 62305 기반으로 기본적인 성능요건 및 기술적 상세사항을 규정하여 전력산업계에 보급되고 있다. IEC 표준이 개정됨에 따라 기술지침 관련내용에 대한 변경 및 추가 등에 대한 필요성이 대두되었으며, 관련내용을 검토하고 한국전기기술기준위원회 심의 후 2015년 3월 개정판을 재발간하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1994년도 추계 학술발표 강연 및 논문 개요집
• /
• pp.64-64
• /
• 1994

• 전기전자학회논문지
• /
• 제20권2호
• /
• pp.205-208
• /
• 2016

본 논문에서는 서로 다른 터치스크린용 실버페이스트를 본딩 방식으로 ITO 필름(ITO : Indium Tin Oxide film)위에 전도성 패턴을 형성하고 5장씩 본딩하여 건조 하였다. 여기서 건조 조건은 ITO 필름( ITO film)이 산화가 발생하지 않는 조건 이다. 신뢰성 테스트는 열 충격테스트와 고온 고습테스트를 진행한다. 각 테스트는 5장씩의 전도성 패턴 본딩상태를 확인한다. 전도성 패턴본딩을 각 240, 480, 615 시간 마다 상태를 확인하였다. 이러한 신뢰성 테스트 통해 서로 다른 실버페이스트의 접착력, 전도성의 변화 등을 알 수 있으므로 품질 저하를 막을 수 있다. 그리고 저온경화 실버페이스트는 표면에 변색이 빨리 올 수 있음을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제31권3호
• /
• pp.38-41
• /
• 2024

반도체 제조에서 정렬 공정은 모든 제조 공정의 기본이며, 정렬 오차는 필연적으로 발생한다. 정렬 오차는 저항 증가, 신호 지연, 열화 등의 문제를 유발할 수 있다. 본 연구에서는 금속 배선 및 본딩 구조에서 정렬 오차가 발생할 때 접합면의 전기적 특성 변화에 대해 체계적으로 분석하였다. 연구 결과, 접합면의 모서리 부분에 전류 밀도가 집중되고, 특히 경계면 가운데 부분의 전류 밀도가 취약한 것을 확인할 수 있었다. 정렬 오차가 증가함에 따라 전류 경로가 재분배되어 기존에 전류가 집중되었던 특정 부분이 사라지고 접촉 면적이 증가하는 효과가 나타나, 특정 취약 부분의 저항이 감소하는 현상이 관찰되었다. 이러한 결과를 통해 본딩 접합면의 취약한 부분을 제거할 수 있는 구조적 개선 방안이 제시된다면, 기존 배선보다 저항 성능이 크게 향상된 배선을 구현할 수 있음을 시사한다. 본 연구는 정렬 오차가 전기적 특성에 미치는 영향을 명확히 규명함으로써, 반도체 소자의 전기적 성능을 최적화하고 제조 공정의 효율성을 높이는 데 중요한 기여를 할 것으로 기대된다.

• 마이크로전자및패키징학회지
• /
• 제15권4호
• /
• pp.31-39
• /
• 2008

캐비티 형성이 불필요한 MEMS 캡 본딩을 위해 전기도금법을 이용하여 Cu/Sn rim 구조를 형성하였으며, $25{\sim}400{\mu}m$ 범위의 rim 폭에 따른 본딩특성을 분석하였다. Cu/Sn rim의 폭이 증가함에 따라 rim 패키지 내부의 유효 실장면적비가 감소하는 반면에 파괴하중비가 증가하며, Cu/Sn rim 폭이 150 ${\mu}m$일 때 유효 실장면적비와 파괴하중비를 최적화할 수 있을 것으로 예측되었다. 폭 25 ${\mu}m$ 및 폭 50 ${\mu}m$인 Cu/Sn rim 접합부에서는 모든 계면에서 본딩이 이루어진 반면에, 100 ${\mu}m$ 이상의 폭을 갖는 rim 접합부에서는 Sn 도금표면의 거칠기에 의해 본딩이 이루어지지 않은 기공 부위가 관찰되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.533-534
• /
• 2011

머레이루프 시험의 경우 기본적인 시험회로 구성을 위해 고장상과 인접한 건전상이 존재하여야 하는 단점이 있지만 써지 진행파를 이용하지 않기 때문에 크로스본딩 시스템과 무관하게 개략 고장점탐지를 할 수 있는 방법이란 측면에서 크로스본딩 시스템의 지중케이블 고장점 탐지방법으로 추천가능한 방법이라 할 수 있다. 본 논문에서는 머레이루프 시험시 인접선로에 의한 유도전류의 영향, 시스템 시스접지에 의한 영향, 고장점 고장저항 등에 따른 머레이루프 실증시험을 시행하여 각각의 고장상황에 대한 고장점 탐지 정확도를 살펴보고 실 고장점 탐지 시험시 머레이루프 시험 방안을 제시하고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.2074-2075
• /
• 2007

본 연구에서는 침수된 저압 지중함에서 발생될 수 있는 누전 사고시 지중함내의 접지조건이 주변의 대지전위분포에 미치는 영향을 고찰하였다. 저압 지중함 실증실험장을 설계 구축하였으며 3가지 접지조건의 경우에 대해 대지전위 측정 실험을 실시하였다. case 1과 case2와 같은 실증실험을 통해 저압 지중함에 설치되어 있는 접지선은 저압 지중함에서 대지전위 분포에 거의 영향이 없음을 확인하였으며, case 3과 같은 실증실험을 통해 저압 지중함 철재틀에 접지단자를 본딩 할 경우 저압 지중함 주변의 대지전위 상승이 거의 발생되지 않음을 확인하였다. 따라서 저압 지중함 철재틀에 접지단자를 본딩 할 경우 혹시 발생될 수 있는 지중함의 누전에 의한 감전사고를 매우 효과적으로 방지할 수 있을 것이다.

• 한국산학기술학회논문지
• /
• 제18권4호
• /
• pp.175-182
• /
• 2017

본 와이어 본딩은 발광 다이오드의 패키징 공정에서 매우 중요한 공정으로 금 와이어를 이용하여 발광 다이오드 칩과 리드 프레임을 연결함으로써 다음 공정에서의 전기적 작동을 가능하게 한다. 와이어 본딩 공정은 얇은 금속선을 연결하는 공정으로 열 압착 본딩(thermo compression bonding)과 초음파 본딩(ultra sonic bonding)이 있다. 일반적인 와이어 본딩 공정은 LED 칩 상부 전극 부위에 볼 모양의 본딩을 진행하는 1st ball bonding 공정, loop를 형성하여 다른 전원 연결부위로 wire를 늘어뜨리는 looping 공정, 다른 전극 부위 상부에 stitch를 형성하여 bonding 하는 2nd stitch bonding으로 구분된다. 본 논문에서는 발광 다이오드 다이 본딩 공정에 영향을 주는 다양한 공정 변수에 대하여 분석을 수행하였다. 그리고 반응 표면 분석법을 통하여 Zener 다이오드 칩과 PLCC 발광 다이오드 패키지 프레임을 연결하는 공정 최적화 결과를 도출하였다. 실험 계획법은 5인자, 3수준에 대하여 설정하였으며 4가지 반응에 대하여 인자를 분석하였다. 결과적으로 본 연구에서는 모든 목표에 맞는 최적 조건을 도출하였다.

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.37-41
• /
• 2012

Cu 본딩을 이용한 웨이퍼 레벨 적층 기술은 고밀도 DRAM 이나 고성능 Logic 소자 적층 또는 이종소자 적층의 핵심 기술로 매우 중요시 되고 있다. Cu 본딩 공정을 최적화하기 위해서는 Cu chemical mechanical polishing(CMP)공정 개발이 필수적이며, 본딩층 평탄화를 위한 중요한 핵심 기술이라 하겠다. 특히 Logic 소자 응용에서는 ultra low-k 유전체와 호환성이 좋은 Ti barrier를 선호하는데, Ti barrier는 전기화학적으로 Cu CMP 슬러리에 영향을 받는 경우가 많다. 본 연구에서는 웨이퍼 레벨 Cu 본딩 기술을 위한 Ti/Cu 배선 구조의 Cu CMP 공정 기술을 연구하였다. 다마싱(damascene) 공정으로 Cu CMP 웨이퍼 시편을 제작하였고, 두 종류의 슬러리를 비교 분석 하였다. Cu 연마율(removal rate)과 슬러리에 대한 $SiO_2$와 Ti barrier의 선택비(selectivity)를 측정하였으며, 라인 폭과 금속 패턴 밀도에 대한 Cu dishing과 oxide erosion을 평가하였다.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.155-161
• /
• 2018

강성도가 서로 다른 polydimethylsiloxane (PDMS) 탄성고분자와 flexible printed circuit board (FPCB)로 이루어진 PDMS/FPCB 구조의 강성도 국부변환 신축기판에 $100{\mu}m$ 직경의 Cu/Au 범프를 갖는 Si 칩을 anisotropic conductive adhesive (ACA)를 사용하여 플립칩 본딩 후, ACA내 전도성 입자에 따른 플립칩 접속저항을 비교하였다. Au 코팅된 폴리머 볼을 함유한 ACA를 사용하여 플립칩 본딩한 시편은 $43.2m{\Omega}$의 접속저항을 나타내었으며, SnBi 솔더입자를 함유한 ACA로 플립칩 본딩한 시편은 $36.2m{\Omega}$의 접속저항을 나타내었다. 반면에 Ni 입자를 함유한 ACA를 사용하여 플립칩 본딩한 시편에서는 전기적 open이 발생하였는데, 이는 ACA내 Ni 입자의 함유량이 부족하여 entrap된 Ni 입자가 하나도 없는 플립칩 접속부가 발생하였기 때문이다.