• 대한기계학회논문집A
• /
• 제27권5호
• /
• pp.764-771
• /
• 2003

To control the motion generated by a compliant mechanism the design method using specified geometrical advantage is proposed. The optimization problem is formulated to minimize the difference between the specified and the current geometrical advantage of a mechanism and topology optimization is applied to determine the layout of a mechanism. The results of several test problems including a displacement converter design and a gripper design are compared with a multi-criteria model and show that the design of an accurate compliant mechanism with specified geometrical advantage can be obtained.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2005년도 춘계학술대회
• /
• pp.177-180
• /
• 2005

본 연구에서는 염료 감응형 태양전지의 효율 향상을 위한 유리 기판 및 전극 패턴에 따른 특성 변화와 대면적화 모듈을 위한 금속 그리드의 특성을 보여준다. 단위 셀 단위의 기본적인 재료와 기존의 제조 방법에 의해 제조된 염료 감응형 태양전지(DSC)는 높은 내부 저항으로 인하여 대면적 셀의 변환 효율은 치명적으로 저하된다. 또한 증가하는 내부 저항 감소를 위해서 외부적인 제조 공정이 추가되지 않고서는 불가능하다. 따라서 본 논문에서는 TCO(ITO) 식각, $TiO_2$ 식각, $50mm{\times}50mm$ 셀과 $100mm{\times}30mm$ 셀의 특성 비교 실험을 통해서 변환 효율 상승효과를 얻었고 광전류 포집 향상을 기대하기 위해 Pt 그리드를 이용해 current correcting line을 증착시켰다.

• 정보처리학회논문지C
• /
• 제8C권2호
• /
• pp.141-154
• /
• 2001

MOBAS는 규칙적인 모듈로 구성되어 있어 확장이 용이하며, VLSI 구현 시 고집적화 할 수 있고, 각 모듈간에 동기를 맞추기 쉬울 뿐 아니라, 단일 종류의 칩으로 중앙 스위치 구조를 구성할 수 있다. Modified MOBAS(Multicast Output Buffered ATM Switch)는 MOBAS와 유사한 구조를 가지지만 스위치 모듈(SM : Switch Module)의 구조에서 차이를 보이며 적은 스위치소자(SWE : Switch Element)를 사용한다. 위성 통신에서 스위치의 크기뿐 아니라 고장감내 특성도 스위치를 디자인하는데 필요한 중요한 요소이다. 본 논문에서는 Modified MOBAS의 고장 특성을 분석하고 이에 적합한 Detection 기법 및 Location 기법을 제안하였다. 또한 스위치 모듈구조를 변형하여 Modified MOBAS에 비해 약간의 스위치 소자를 더 사용하지만 MOBAS에 비해서는 적은 스위치 소자를 사용할 뿐 아니라, MOBAS와 같이 단일 고장 하에서 성능의 저하가 거의 없다.

• 전자통신동향분석
• /
• 제6권2호
• /
• pp.20-33
• /
• 1991

반도체 분야에서의 급속한 발전과 함께 소자의 신뢰성을 저하시키는 새로운 요인들이 나타나고 있는데, 그 중 하나가 정전기 문제이다. 소자의 고집적화와 고성능화를 추구하려는 노력이 소자의 크기를 극단적으로 소형화시켰으며, 그러한 소자의 불량임계치(failure threshold)가 일상에서 쉽게 접할 수 있는 정도의 정전기 세기보다 낮아서 소자는 항상 불량을 일으킬 수 있는 환경에 노출되어 있다고 볼 수 있다. 그러므로 반도체 부품을 정전기로부터 보호하기 위한 수단이 필요불가결하게 되었다. 기술선진국에서는 이미 '70년대 말부터 이에 대한 연구가 본격적으로 진행되어 왔고, 실제로 부품 설계시에 보호회로를 삽입하거나 ESD 내성이 강한 부품을 만들기 위한 layout을 특별히 고려하는 등 ESD immunity 개선에 힘써 왔으며, 그 결과 경쟁력 향상의 효과를 거두고 있다. 본 고에서는, 신뢰성 향상 측면에서 정전기 문제 해결을 위한 방법 중에서 ESD내성 평가방법에 관한 내용으로 기본적인 이론과 시험방법론에 대하여 기술하고자 한다.

• 한국음향학회지
• /
• 제18권1호
• /
• pp.92-96
• /
• 1999

CMOS 기술이 발달됨으로써 고집적화에 따른 합선고장이 상대적으로 증가하고 있다. IDDQ 테스트는 기능테스트로 검출하기 어려운 합선고장을 효율적으로 검출하여 회로의 신뢰성을 향상시키는 기법이다. 본 논문에서는 테스트 대상 논리회로의 각 게이트 내부에서 발생 가능한 합선고장에 대한 시뮬레이션을 수행하기 위한 IDDQ 테스트용 고장 시뮬레이터를 개발하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.122-122
• /
• 2003

1991년 일본 NEC의 Iijima가 탄소 나노튜브를 발견한 이후, 1995년 Smalley와 De Heer에 의해 탄소 나노튜브의 우수한 전폐방출 특성이 보고되면서 탄소 나노튜브를 새로운 전계방출 물질로 응용하기 위한 연구가 세계적으로 활발히 진행되고 있다. 탄소 나노튜브의 전계방출 연구는 대부분 시장규모가 클 것으로 예상되는 field emission display(FEED)의 cathode에 집중되고 있다. FED cathode는 현재 탄소 나노튜브 페이스트를 스크린 프린팅하여 대면적화를 이루고자 하는 방향과 탄소 나노튜브를 기판 위에 chemical vapor deposition(CVD)로 증착하여 고정세화와 저전압 구동을 이루고자 하는 방향으로 진행되고있다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.106-106
• /
• 2003

반도체 소자의 고집적화에 따라 채널길이와 배선선 폭은 점차 줄어들고, 이에 따라 단채널효과, 소스/드레인에서의 기생저항 증가 및 게이트에서의 RC 시간지연 증가 등의 문제가 야기되었다. 이를 해결하기 위하여 자기정렬 실리사이드화(SADS) 공정을 통해 TiSi2, CoSi2 같은 금속 실리사이드를 접촉 및 게이트 전극으로 사용하려는 노력이 진행되고 있다. 그런데 TiSi2는 면저항의 선폭의존성 때문에, 그리고 CoSi2는 실리사이드 형성시 과도한 Si소모로 인해 차세대 MOSFET소자에 적용하기에는 한계가 있다. 반면, NiSi는 이러한 문제점을 나타내지 않고 저온 공정이 가능한 재료이다. 그러나, NiSi는 실리사이드 형성시 NiSi/Si 계면의 산화와 거침성(roughness) 때문에 높은 누설 전류와 면저항값, 그리고 열적 불안정성을 나타낸다. 한편, 초고집적 소자의 배선재료로는 비저항이 낮고 electro- 및 stress-migration에 대한 저항성이 높은 Cu가 사용될 전망이다. 그러나, Cu는 Si, SiO2, 실리사이드로 확산·반응하여 소자의 열적, 전기적, 기계적 특성을 저하시킨다. 따라서 Cu를 배선재료로 사용하기 위해서는 확산방지막이 필요하며, 확산방지재료로는 Ti, TiN, Ta, TaN 등이 많이 연구되고 있다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.64-64
• /
• 2003

고집적화된 시스템 LSI 반도체 소자 제조 공정에서 소자의 고속화 및 고성능화에 따른 배선층수의 증가와 배선 패턴 미세화에 대한 요구가 갈수록 높아져, 광역평탄화가 가능한 STI CMP(Shallow Trench Isolation Chemical-Mechanical-Polishing)공정의 중요성이 더해가고 있다. 이러한 STI CMP 공정에서 세리아 슬러리에 첨가되는 계면활성제의 농도에 따라 산화막과 질화막 사이의 연마 선택비를 제어하는 것이 필수적 과제로 등장하고 있다. 일반적인 CMP 공정에서 압력 증가에 따른 연마 제거량이 Prestonian 거동을 나타내는 반면, 연마 입자의 크기를 변화시켜 계면활성제의 농도를 달리 하였을 경우, 압력 변화에 따라 Non-Prestonian 거동이 나타나는 것을 고찰할 수 있었다. 따라서 본 연구에서는 세리아 슬러리 내에 첨가되는 계면활성 제의 농도와 연마입자의 크기를 달리한 후, 압력을 변화시킴으로 나타나는 non-Prestonian 거동에 미치는 영향에 대하여 연구하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.123-123
• /
• 2003

나노튜브는 반도체 재료로서 뿐만 아니라 다른 분야로까지 다양한 응용범위를 가진 물질로서 기존에는 주의 탄소를 사용하여 제작, 사용되어지고 있으나 게이트옥사이드(Gate Oxide) 물질인 지르코니아(ZrO$_2$), 타이타니아(TiO2$_2$) 등을 이용한 나노튜브는 많이 제작되어지고 있지 못하다. 따라서 보다 나은 성질을 갖는 물질로서 나노튜브를 제작할 시 반도체 재료에서의 고집적화를 통해 좋은 성질을 갖게 할 수 있으며 여러 분야로까지 확대가 가능한 재료를 사용하여 광학 및 환경분야 등 응용범위를 넓힐 수 있다. 본 실험은 나노튜브 제작에 있어서 템플레이트의 구멍 내부를 ALD 기술을 이용하여 균일한 두께를 갖는 금속 산화물층을 성장시킨 후 템플레이트 재료의 식각을 통해 금속산화물 나노튜브가 남아있게 하여 제작하는 방법이다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.169-169
• /
• 2003

실리콘 절연막은 반도체 및 디스플레이 소자의 gate 절연막과 보호막으로, 그리고 배선공정에서는 층간절연막(ILD, Inter Layer Dielectric)으로 사용하는데, 주로 IPCVD, PECVD, APCVD법에 의하여 증착되고 있다. 그러나 이러한 방법들은 반도체 소자의 고집적화가 진행됨에 따라 증착온도와 step coverage 및 물성 이 문제점으로 대두되고 있다. 이러한 문제점들을 해결할 수 있는 원자층 증착(ALD, Atomic Layer Deposition)기술은 기판 표면에서의 self-limiting reaction을 통해 매우 얇은 박막을 형성할 수 있고, 두께 및 조성 제어를 정확히 할 수 있으며, 복잡한 형상의 기판에서도 우수한 step coverage를 얻을 수 있어 초미세패턴의 형성과 매우 얇은 두께에서 균일한 물리적, 전기적 특성이 요구되는 초미세 반도체 공정에 적합하다. 또 저온에서 증착이 가능해 유리를 기판으로 사용하는 TFT-LCD소자의 gate 절연막에 적용이 가능하다.