• Composites Research
• /
• 제32권6호
• /
• pp.395-402
• /
• 2019

RFI 공정은 진공백 내부에 섬유 매트와 수지 필름을 적층하여 성형하는 OoA 공정이다. 외부에서 따로 주입되는 수지가 없기 때문에 수지 필름의 양이 섬유가 필요로 하는 양보다 적은 경우 복합재 내부에 기공 결함이 발생하며 기계적 물성이 저하된다. 이러한 이유로 제작한 복합재를 실용화하기 위해서 비파괴검사를 이용한 기공예측이 필수적으로 요구된다. 따라서 본 연구에서는 RFI 공정에서 비파괴검사 시 기준으로 사용할 수 있는 표준 기공률 시편을 제조하는 방법을 제시하였다. 표준 기공률 시편 제작 방법으로 수지 필름 두께를 조절하는 방법을 사용하였으며, 목표 기공률별 수지 필름 두께를 설정하기 위한 방법으로 섬유 압착 실험을 제시하였다. 수지 필름 두께 조절을 통하여 0%, 2%, 4%의 목표 기공률 패널을 제작했고 비파괴시험과 기공률 측정을 통하여 기공률에 따른 비파괴검사 신호 감쇠를 측정했다. 또한 인장, 면내전단, 숏빔, 압축 시편의 신호 감쇠를 통하여 기공률을 추정하였고, 기공률에 따른 기계적 물성을 평가하였다.

• 한국산학기술학회논문지
• /
• 제21권4호
• /
• pp.596-601
• /
• 2020

SiC는 큰 밴드 갭 에너지를 갖고, 불순물 도핑에 의해 p형 및 n형 전도의 제어가 용이해서 고온용 전자부품소재로 활용이 가능한 재료이다. 따라서 국내 부존 규조토의 고부가가치 활용을 위해 정제 규조토로부터 합성한 β-SiC 분말의 열전물성에 대해 조사하였다. 정제한 규조토 중의 SiO₂ 성분을 카본블랙으로 환원 탄화 반응시켜 β-SiC 분말을 합성하고, 잔존하는 불순물(Fe, Ca 등)을 제거하기 위해서 산처리 공정을 행하였다. 분말의 성형체를 질소 분위기 2000℃에서 1~5시간 소결시켜 n형 SiC 반도체를 제작하였다. 소결시간이 길어짐에 따라 캐리어 농도의 증가 및 입자간의 연결성 향상에 의해 도전율이 향상되었다. 합성 및 산처리한 β-SiC 분말에 내재하는 억셉터형 불순물(Al 등)로 인한 캐리어 보상효과가 도전율 향상에 저해하는 요인으로 나타났다. 소결시간이 증가함에 따라 입자 및 결정 성장과 함께 적층 결함 밀도의 감소에 의해 Seebeck 계수의 절대값이 증가하였다. 본 연구에서의 열전 변환 효율을 반영하는 power factor는 상용 고순도 β-SiC 분말로 제작한 다공질 SiC 반도체에 비해 다소 작게 나타났지만, 산처리 공정을 정밀하게 제어하면 열전물성은 보다 향상될 것으로 판단된다.

• Journal of the Korean Wood Science and Technology
• /
• 제37권3호
• /
• pp.184-191
• /
• 2009

삼나무 원목은 제주도를 중심으로 점차 생산량이 증가하고 있으나, 옹이 등의 결함으로 인하여 목재자원으로서의 가치가 낮게 평가되고 있다. 본 연구에서는 삼나무에 대한 고부가가치의 새로운 용도 창출을 목적으로 구조용 집성재 이용 가능성을 확인하였다. 먼저 삼나무 제재목의 기계응력등급을 조사한 결과 국내의 다른 주요 침엽수종에 비해서는 다소 불량하지만 KS에 적합한 집성재 적층 구성에는 무리가 없는 것으로 확인되었다. 또한 집성재 제조에 필수적인 접착성 및 접착내구성에 있어서도 우수한 성능을 나타내었다. 그러나 집성재의 구조 성능을 평가한 결과, 휨 탄성계수가 KS의 기준에 다소 미달하는 결과를 나타내어 집성재의 강성 보강을 위한 추가적인 검토가 요구되었다.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.1-6
• /
• 2010

본 논문에서는 무분극 GaN층에서 관찰되는 성장축의 방향성에 따른 전기적 비등방성에 대한 연구를 수행하였다. 본 연구를 위해 $\gamma$-plane 사파이어 기판 상에 유기화학기상증착법 (Metal-organic chemical vapor deposition)을 이용하여 600 nm 두께의 ${\alpha}$-plane n-type GaN층을 성장시킨 후, Ti/Al/Ni/Au (20 nm/ 150 nm/ 30 nm/ 100 nm) 오믹 전극을 증착하여 transfer length method (TLM)로 접촉저항을 측정하였다. 그 결과, ${\alpha}$-plane GaN층이 갖는 축의 방향성에 의한 접촉저항이 차이는 없는 것을 확인하였고, 면저항 측정 시에는 m-축 방향에 비해 c-축 방향에서 발생하는 면저항 값이 약 25%~75% 정도 크게 발생하는 것을 확인할 수 있었다. 이러한 전기적 특성의 비등방성은 c-축 성장방향에 대해 수직방향을 갖는 기저적층결함 (basal stacking faults)의 생성으로 인한 전자들의 거동 저하에 의한 것으로 사료된다.

• 마이크로전자및패키징학회지
• /
• 제26권3호
• /
• pp.75-80
• /
• 2019

친환경 및 고효율의 장점 때문에 신재생 에너지원으로 널리 사용되고 있는 실리콘 태양 전지는 모듈을 직렬 연결하여 발전할 때 500-1,500 V의 전압이 걸리게 된다. 모듈 프레임과 태양 전지 사이에 걸린 이러한 고전압 차에 의해 장시간 가동시 효율 및 최대 출력이 감소하는 현상인 potential-induced degradation(PID)은 실리콘 태양 전지의 수명을 단축시키는 주요 원인 중 하나로 알려져 있다. 특별히 전면 유리의 $Na^+$ 이온이 고전압에 의해 반사방지막을 거쳐 실리콘 내부로 확산하여 실리콘 내부 적층 결함 등에 축적되는 것이 PID의 원인으로 보고되고 있다. 본 연구에서는 p-형 PERC(passivated emitter and rear contact) 구조 실리콘 태양전지를 대상으로 $Na^+$ 이온의 확산 장벽으로 작용할 수 있는 $SiO_x$층이 p-n 접합과 반사방지막 사이에 삽입되었을 때 그 두께가 PID 현상 완화에 미치는 영향을 연구하였다. 96 시간 동안 1,000 V의 전압을 연속적으로 가한 후 병렬 저항, 효율 및 최대 출력을 측정한 결과 삽입된 $SiO_x$ 장벽층의 두께가 7-8 nm 이상일 때 비로소 PID 현상이 효과적으로 완화되는 것으로 나타났다.

• 마이크로전자및패키징학회지
• /
• 제29권3호
• /
• pp.25-29
• /
• 2022

최근 전자 패키징 기술의 중요성이 대두되며, 칩들을 평면 외 방향으로 쌓는 이종 집적 기술이 패키징 분야에 적용되고 있다. 이 중 2.5D 집적 기술은 실리콘 관통 전극를 포함한 인터포저를 이용하여 칩들을 적층하는 기술로, 이미 널리 사용되고 있다. 따라서 다양한 열공정을 거치고 기계적 하중을 받는 패키징 공정에서 이 인터포저의 기계적 신뢰성을 확보하는 것이 필요하다. 특히 여러 박막들이 증착되는 인터포저의 구조적 특징을 고려할 때, 소재들의 열팽창계수 차이에 기인하는 열응력은 신뢰성에 큰 영향을 끼칠 수 있다. 이에 본 논문에서는 실리콘 인터포저 위 와이어 본딩을 위한 금속 패드의 열응력에 대한 기계적 신뢰성을 평가하였다. 인터포저를 리플로우 온도로 가열 후 냉각 시 발생하는 금속 패드의 박리 현상을 관측하고, 그 메커니즘을 규명하였다. 또한 높은 냉각 속도와 시편 취급 중 발생하는 결함들이 박리 양상을 촉진시킴을 확인하였다.