• 한국재료학회지
• /
• 제8권11호
• /
• pp.1067-1073
• /
• 1998

CO와 $H_2$의 탄소원을 사용한 마이크로파 플라즈마 화학기상증착 방법으로 SOD 구조에 적용될 양질의 다이아몬드 박막을 형성하였고, SOD 구조를 형성하기 위해 diamond/Si(100) 구조 위에 poly-Si 박막을 저압화학기상 증착법으로 제작하였다. CO/$H_2$탄소원의 유량비 증가에 따라 다이아몬드의 결정은 octahedron 구조에서 cubo-octahedron 구조로 바뀌었으며, 결정면은 {111}과 {100}으로 혼합되어 형성되었다. 비정질 carbon과 non-diamond성분이 없는 양질의 다이아몬드 박막은 CO/$H_2$의 유량비가 0.18일 때 형성되었으며, 주 결정상은 (111) 면이었다. diamond/Si(100) 계면은 void가 없는 평활한 계면을 이루었으며, 다이아몬드 박막의 유전상수, 누설전류와 비저항은 각각 $5.31\times10^{-9}A/cm^2$ 그리고 $9\times{10^7}{\Omega}cm$이었다.

• 전자공학회논문지T
• /
• 제35T권1호
• /
• pp.7-13
• /
• 1998

Submicron급의 고집적 소자에서는 종래의 긴 채널 소자에서 생기지 않던 짧은 채널효과에 기인하는 2차원적인 영향으로 고온전자(hot carrier) 등이 발생하여 소자의 신뢰성을 저하시키는 요인이 되고 있어 이들의 발생을 최소화할 수 있는 다양한 형상의 소오스/드레인 구조가 연구되고 있다. 본 논문에서는 제작공정의 간략화, 소자규모의 미세화, 응답속도의 고속화에 적합한 소오스/드레인에 Schottky장벽 접합을 채택한 MOS형 트랜지스터를 제안하고, p형 실리콘을 이용한 소자의 제작을 통하여 동작특성을 조사하였다. 이 소자의 출력특성은 포화특성이 나타나지 않는 트랜지스터의 작용이 나타났으며, 전계효과 방식의 동작에 비하여 높은 상호콘덕턴스를 갖고 있는 것으로 나타났다. 여기서 고농도의 채널층을 형성하여 구동 전압을 낮게하고 높은 저항의 기판을 사용하므로서 드레인과 기판사이의 누설전류를 감소시키는 등의 개선점이 있어야 할 것으로 나타났다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1668-1670
• /
• 2003

This paper deals with a development of the high precise measuring device of resistive leakage current for the deterioration and diagnosis of ZnO arresters. The resistive leakage current increasing with time leads to a thermally unstable state that may even experience a disaster. So, the resistive leakage current can be used as an indicator to discriminate whether the ZnO arrester blocks is in good state or in bad. The resistive leakage current measuring system with an analysis program operated with micro-processor using the time delay addition method was designed and fabricated. The proposed measuring systems for the resistive leakage current can effectively be used to develop the techniques of forecasting the deterioration of ZnO arresters in electric power systems.⨀ᔌ?؀㔳㤮㈻Ԁ䭃䑎䷗ᜒं6〰Ԁ䭃䑎䴀

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.78-78
• /
• 2000

다결정 실리콘-게르마늄 (poly-SiGe)은 태양전지 개발에 있어서 중요한 물질이다. 우리는 소량의 Ge(x=0.05)으로부터 다량의 Ge(x=0.67)을 함유한 수소화된 비정질 실리콘-게르마늄 (a-SiGe:H) 박막의 고상결정화 과정을 ESR (electron spin resonance)방법으로 조사해보았다. 먼저 PECVD 방법으로 Corning 1737 glass 위에 a-Si1-xGex:H 박막을 증착시켰다. 증착가스는 SiH4, GeH4 가스를 썼으며, 기판온도는 20$0^{\circ}C$, r.f. 전력은 3W, 증착시 가스압력은 0.6 Torr 정도이었다. 증착된 a-SiGe:H 박막은 $600^{\circ}C$ N2 분위기에서 다시 가열되어 고상결정화 되었고, 결정화 정도는 XRD (111) peak의 세기로부터 구해졌다. ESR 측정은 상온 x-band 영역에서 수행되었다. 측정된 ESR스팩트럼은 두 개의 Gaussian 함수로써 Si dangling-bond와 Ge dangling-bond 신호로 분리되었다. 가열 초기의 a-SiGe:H 박막 결함들의 스핀밀도의 증가는 수소 이탈에 기인하고, 또 고상결정화 과정에서 결정화된 정도와 Ge-db 스핀밀도의 변화는 서로 깊은 상관관계가 있음을 알 수 있었다. 특히 Ge 함유량이 큰 박막 (x=0.21, 0.67)에서 뿐만 아니라 소량의 Ge이 함유된 박막(x=0.05)에서도 Ge dangling-bond가 Si dangliong-bond 보다 고상결정화 과정에서 더 중요한 역할을 한다는 것을 알수 있었다. 또한 초기 열처리시 Si-H, Ge-H 결합에서 H의 이탈로 인하여 나타나는 Si-dangling bond, Ge-dangling bond 스핀밀도의 최대 증가 시간은 x 값에 의존하였는데 이러한 결과는 x값에 의존하는 Si-H, Ge-H 해리에너리지로 설명되어 질 수 있다. 층의 두께가 500 미만인 커패시터의 경우에 TiN과 Si3N4 의 계면에서 형성되는 슬릿형 공동(slit-like void)에 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 이러한 슬릿형 공동은 제조 공정 중 재료에 따른 열팽창 계수와 탄성 계수 등의 차이에 의해 형성된 잔류응력 상태가 유전막을 기준으로 압축응력에서 인장 응력으로 바뀌는 분포에 기인하였다는 사실을 확인하였다.SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.보았다.다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상 분사기술의 최적화에 의한 기능성 나노 입자 제조 기술을 확립하고 2차 오염 발생원인 유기계 항균제를 무기계 항균제로 대체할 수 있다. 이와 더불

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.73-73
• /
• 2000

안티퓨즈 소자는 프로그램 가능한 절연층의 상하 각각에 금속층이나 다결정 실리콘 등의 전도 가능한 전극으로 구성된다. 프로그램은 상하 전극간에 임계전압을 가했을 때 일어나게 되며 이때 절연층이 파괴되므로 비가역적이어서 재사용은 불가능하게 된다. 안티퓨즈 소자는 이러한 프로그램 특성으로 인하여 메모리 소자를 이용한 스위치 보다 속도나 집적도 면에서 우수하다. FPGAsdp 사용되는 안티퓨즈 소자는 집적도의 향상과 적정 절열파괴전압 구현을 위해 절연막의 두께를 감소시키는 것이 바람직하다. 그러나 두께나 감소될 경우 바닥전극의 hillock에 큰 영향을 받게 되며, 그로 인해 절연막의 두께를 감소시키는 것는 한계가 있는 것으로 보고되어 있다. 본 논문에서는 낮은 구동 전압에서 동작하고 안정된 on/pff 상태를 갖는 Al/TiO2-SiO2/Mo 형태의 안티퓨즈 소자를 제안하였다. 만들어진 antifuse cell은 0.6cm2 크기로 약 300개의 샘플을 제작하여 측정하였다. 비저항이 6-9 $\Omega$-cm인 P형의 실리콘 웨이퍼에 RF 마그네트론 스퍼터링(RF magnetron sputtering) 방법으로 하부전극인 Mo를 3000 증착하였다. SiO2는 안티퓨즈에서 완충막의 역할을 하며 구조적으로 antifuse cell을 완전히 감싸고 있는 형태로 제작되었다. 완충막 구조를 만들기 dln해 일반적인 포토리소그라피(Photo-lithography)작업을 거처 형성하였다. 형성된 hole의 크기는 5$mu extrm{m}$$\times$5$\mu\textrm{m}$ 이었다. 완충막이 형성된 기판위에 안티퓨즈 절연체인 SiO2를 PECVD 방식으로 100 증착하였다. 그 후 이중 절연막을 형성시키기 위해 LPCVD를 이용하여 TiO2를 150 증착시켰다. 상부 전극은 thermal evaporation 방식으로 Al을 250nm 증착하여Tejk. 하부전극으로 사용된 Mo 금속은 표면상태가 부드럽고 녹는점이 높은 매우 안정된 금속으로, 표면위에 제조된 SiO2의 특성을 매우 안정되게 유지시켰다. 제안된 안티푸즈는 이중절연막을 증착함으로서 전체적인 절연막의 두께를 증가시켜 바닥전극의 hillock의 영향을 적게 받아 안정성을 유지할 수 있도록 하였다. 또한, 두 절연막 사이의 계면 반응에 의해 SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.409-409
• /
• 2013

최근, 집적 소자의 미세화에 따라 늘어난 배선 신호 지연 및 상호 간섭, 그리고 소비 전력의 증가는 초고집적 소자 성능 개선에 한계를 가져온다. 이에 따라 기존의 알루미늄(Al)/실리콘 절연 산화막은 구리(Cu)/저유전율 박막(low-k)으로 대체되고 있고, 이는 소자 성능 개선에 큰 영향을 미친다. 그러나 Cu는 Si과 low-k 내부로 확산이 빠르게 일어나 소자의 비저항을 높이고, 누설 전류를 일으키는 등 소자의 성능을 저하시킬 수 있는 문제점을 가지고 있다. 이러한 Cu의 확산을 막기 위하여 Ta, TaN 등과 같은 확산방지막에 대한 연구가 활발히 진행되어 왔으나, 배선 공정의 집적화와 low-k 대체에 따른 공정 및 신뢰성 문제로 인해 새로운 확산방지막의 개발이 필요하게 되었다. 이를 위해, 본 연구에서는 Cu-V 합금을 사용하여 low-k 기판 위에 확산방지막을 자가 형성 시키는 공정에 대한 연구를 진행하였다. 다양한 low-k 기판에서 열처리조건에 따른 Cu-V 합금의 특성을 확인하기 위해 4-point probe를 통한 비저항 평가와 XRD (X-ray diffraction) 분석이 이뤄졌다. 또한, TEM (transmission electron microscope)을 이용하여 $300^{\circ}C$에서 1 시간 동안 열처리를 거쳐 자가형성된 V-based interlayer가 low-k와 Cu의 계면에서 균일하게 형성된 것을 확인하였다. 형성된 V-based interlayer의 barrier 특성을 평가하고자 Cu-V합금/low-k/Si 구조와 Cu/low-k/Si 구조의 leakage current를 비교 분석하였다. Cu/low-k/Si 구조는 비교적 낮은 온도에서 leakage current가 급격히 증가하는 양상을 보였으나, Cu-V 합금/low-k/Si 구조는 $550^{\circ}C$의 thermal stress 에서도 leakage current의 변화가 거의 없었다. 이러한 결과를 바탕으로 열처리를 통해 자가형성된 V-based interlayer의 Cu/low-k 간 확산방지막으로서 가능성을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제40권7호
• /
• pp.486-493
• /
• 2003

유기금속 화학기상 증착법(MOCVD)을 이용하여 사파이어 기판에 AlGaN/n/sup ＋/-GaN 구조와 AlGaN/AlGaN interlayer/n/sup ＋/-GaN 구조로 성장시킨 AlGaN 층을 이용하여 쇼트키형 자외선 수광소자를 제작하였다. 성장층은 약 1018의 캐리어 농도와 각각 236과 269 ㎠/V·s의 이동도를 가진다. 메사구조를 형성하기 위해 ICP 장비로 식각한 후, Si₃N₄로 절연한 뒤 Ti/Al/Ni/Au와 Pt를 이용하여 저항성 전극 및 쇼트키전극을 형성하였다. 그리고 interlayer를 갖는 Pt/Al/sub 0.33/Ga/sub 0.67/N의 전기적 특성은 -5 V에서 1 ㎁의 낮은 누설전류를 보였고, interlayer가 없는 Pt/Al/sub 0.33/Ga/sub 0.67/N은 0.1㎂로 나타났다. 광측정 결과, interlayer를 갖는 Pt/Al/sub 0.33/Ga/sub 0.63/N 쇼트키 수광소자는 차단파장이 약 300 ㎚이며, 광응답도는 280 ㎚에서 0.15 A/W, 그리고 자외선 대 가시광선 제거비는 1.5×10⁴로 우수한 반응특성을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.123-123
• /
• 2000

선폭이 초미세화됨에 따라 게이트 전극에서의 공핍 현상 및 불순물 확산의 물제를 갖는 poly-Si 게이트를 대체할 전극 물질로 텅스텐(W)이 많이 연구되어 왔다. 반도체 소자의 배선물질로 일찍부터 사용되어온 텅스텐은 내화성 금속의 일종으로 용융점이 높고, 저항이 낮다. 그러나, 일반적으로 사용되고 있는 CVD에 의한 텅스텐의 증착은 반응가스(WF6)로부터 오는 불소(F)의 게이트 산화막내로의 확산으로 인해 MOS 소자가 크게 열화될수 있다. 본 연구에서는 W/TiN 이중 게이트 전극 구조를 갖는 MOS 캐패시터를 제작하여 전기적 특성을 살펴보았다. P-Type (100) Si위에 RTP를 이용, 85$0^{\circ}C$에서 110 의 열산화막을 성장 및 POA를 수행한 후, 반응성 스퍼터링법에 의해 상온, 6mTorr, N2/Ar=1/6 sccm, 100W 조건에서 TiN 박막을 150, 300, 500 의 3그룹으로 증착하였다. 그 위에 LPCVD 방법으로 35$0^{\circ}C$, 0.7Torr, WF6/SiH4/H2=5/5~10/500sccm 조건에서 2000~3000 의 텅스텐을 증착하였다. Photolithography 공정 및 습식 에칭을 통해 200$\mu\textrm{m}$$\times$200$\mu\textrm{m}$ 크기의 W/TiN 복층 게이트 MOSC를 제작하였다. W/TiN 복측 게이트 소자와 비교분석하기 위해 같은 조건의 산화막을 이용한 알루미늄(Al) 게이트, 텅스텐 게이트 MOSC를 제작하였다. 35$0^{\circ}C$에서 증착된 텅스텐 박막은 10~11$\Omega$/ 의 면저항을 가졌고 미소한 W(110) peak값을 나타내는 것으로 보아 비정질 상태에 가까웠다. TiN 박막의 경우 120~130$\Omega$/ 의 면저항을 가졌고 TiN (200)의 peak 값이 크게 나타난 반면, TiN(111) peak가 미소하게 나타났다. TiN 박막의 두께와 WF/SiH4의 가스비를 변화시켜가며 제작된 MOS 캐패시터를 HF 및 QS C-V, I-V 그리고 FNT를 통한 전자주입 방법을 이용하여 TiN 박막의 불소에 대한 확산 방지막 역할을 살펴 보았다. W/TiN 게이트 MOS 소자는 모두 순수 텅스텐 게이트보다 우수하였고, Al 게이트와 유사한 전기적 특성을 보여주었다. W/TiN 게이트 MOS 소자는 모두 순수 텅스텐 게이트보다 우수하였고, Al 게이트와 유사한 전기적 특성을 보여주었다. TiN 박막이 300 , 500 이고 WF6/SiH4의 가스비가 5:10인 경우 소자 특성이 우수하였으나, 5:5의 경우에는 FNT 전자주입 특성이 열화되기 시작하였다. 그리고, TiN박막의 두께가 150 으로 얇아질 경우에는 WF6/SiH4의 가스비가 5:10인 경우에서도 소자 특성이 열화되기 시작하였다. W/TiN 복층 게이트 MOS 캐패시터를 제작하여 전기적인 특성 분석결과, 순수 텅스텐 게이트 소자의 큰 저전계 누설 전류 특성을 해결할 수 있었으며, 불소확산에 영향을 주는 조건이 WF6/SiH4의 가스비에 크게 의존됨을 알 수 있었다. TiN 박막의 증착 공정이 최적화 될 경우, 0.1$\mu\textrm{m}$이하의 초미세소자용 게이트 전극으로서 텅스텐의 사용이 가능할 것으로 보여진다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.174-174
• /
• 2009

현재 전자부품용으로 사용되는 유리프리트의 경우 PbO계를 주로 사용하고 있다. 최근 환경규제에 따른 PbO 사용이 제한됨에 따라 이를 대체할 Pb-free 유리 조성에 대한 연구가 활발히 진행 중이다. Pb-free계로서는 $Bi_2O_3$계, $B_2O_3$계가 주로 연구되고 있으나 소성 온도가 $500^{\circ}C$이상으로 높고 또한 $Bi_2O_3$ 계는 중금속이기 때문에 문제가 있다. 본 연구에서는 $400^{\circ}C$ 미만 소성이 가능한 SnO-$P_2O_5$계를 기본 조성계로 선택하고 열적, 전기적, 화학적 특성을 개선하기 위해 $R_2O_3$(R=Al, B), RO(R=Mg, Zn, Ca, Ba) 를 첨가하였다. 개선된 조성으로 샘플을 만들고 이를 대상으로 실제 전자부품 생산 공정에 적용 실험을 진행 하였다. 실험에 사용된 전자 부품은 소형 칩 베리스터로 생산 공정에서 코팅용 유리프리트와 파우더를 절연체로서 전면에 코팅하게 된다. 유리프리트를 코팅함으로서 누설 전류를 차단하고 생산 공정시 베리스터 내부를 보호하게 된다. 실험에 사용된 샘플의 열적 특성은 TMA로, 전기적 절연 특성은 고 절연저항 측정기로 측정하였고 내 산성과 내 알칼리성도 측정하였다. 샘플을 이용하여 완성된 칩 베리스터의 성능은 고온, 내습 신뢰성 TEST(고온:$150^{\circ}C$ 12HR, 내습:$85^{\circ}C$-85%12HR)로 실험하여 합부판정 (Leakage current <10uA)을 내려 완성품과 불량품을 가려내었다.

• 한국화재소방학회논문지
• /
• 제31권3호
• /
• pp.63-72
• /
• 2017

본 논문에서는 저압용 10회로 분전반을 전기공업협동조합(KEMC) 2102-610 규정에 근거하여 제작하였다. 또한, 개발된 10회로 분전반의 특성 평가를 실시하여 안전성을 확보하고자 한다. 개발된 10회로 분전반은 내식성, 절연 재료의 특성, 자외선 복사의 내성, 기계적 충격 등에 적합하도록 설계되었다. 개발된 분전반은 외함의 보호 등급, 감전방지와 보호회로, 개폐 장치와 구성품, 내부 전기 회로와 연결부, 외부 도체의 단자, 절연 특성, 온도 상승 시험, 열저항 등이 적합하도록 제작하였다. 개발된 10회로 분전반은 단상 회로와 3상 회로 등으로 구분되어 있다. 분기된 각각의 차단기 부하측에 센서 모듈을 설치하여 부하의 전선로에서 발생되는 누설전류의 크기를 실시간 측정할 수 있다. 그리고 부하의 용도 및 목적 등에 따라 회로를 증설할 수 있고, 각각의 부하 상태 역시 실시간 부하 관리 및 점검이 가능하다. 개발된 10회로 분전반의 온도 상승 시험을 실시한 곳은 인입 접속부, 주회로 및 분기회로 모선, 모선지지물 등 18 개소이다. 온도가 가장 높게 측정된 곳은 분기회로 모선용 MCCB 전원측 접속부의 R-phase으로 $65.3^{\circ}C$, 부하측은 T-phase으로 $61.6^{\circ}C$로 기록되었다. 그리고 내열 실험 장치를 이용하여 MCCB를 $180^{\circ}C$에서 6시간 동안 열적 스트레스를 인가하였을 때 작동 손잡이의 변형이 확인되었고, 트립 상태로 이동한 것이 확인되었다.