• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.35 no.11B
• /
• pp.1631-1639
• /
• 2010

This paper proposes a scheduling algorithm that can reduce the power consumed for execution of application programs and the communication cost incurred due to dependencies among tasks. The proposed scheduling algorithm can increase energy efficiency of the DVS(Dynamic Voltage Scaling) by estimating laxity usage during scheduling, making up for conventional algorithms that apply the DVS after scheduling. Energy efficiency can be increased by applying the proposed algorithm to complex multimedia applications. Experimental results show that energy consumptions for executing HD MPEG4, MotionJPEG codec, MP3, and Wavelet have been reduced by 11.2% on the average, when compared to conventional algorithms.

• Journal of the Korea Society of Computer and Information
• /
• v.11 no.3
• /
• pp.161-166
• /
• 2006

In this paper, CPLD low power technology mapping using reuse module selection under the time constraint is proposed. Traditional high-level synthesis do not allow reuse of complex, realistic datapath component during the task of scheduling. On the other hand, the proposed algorithm is able to approach a productivity of the design the low power to reuse which given a library of user-defined datapath component and to share of resource sharing on the switching activity in a shared resource Also, we are obtainable the optimal the scheduling result in experimental results of our using chaining and multi-cycling in the scheduling techniques. Low power circuit make using CPLD technology mapping algorithm for selection reuse module by scheduling.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.121-123
• /
• 2003

현재 사용되는 PDA, 핸드폰 등의 이동기기는 보다 좋은 성능과 향상된 기능에 대한 시장의 지속적인 요구로 고성능을 요구하는 응용 프로그램이 점차 추가되고 있다. 이에 고성능 프로세서의 탑재가 일반화 되고 있으며, 그에 따른 전력 소비 또한 증가하고 있다. 시스템 전력 사용량의 증가 문제를 해결하고자 DVS기법, DPM기법 둥이 제시되었으나 모바일 기기에 저전력 프로세서의 탑재가 일반화 되면서 전체 에너지 소비측면에서 디바이스의 비중이 상대적으로 증대되어 기존 스케줄링 기법은 하나의 시스템 요소만을 위한 최적화 방법을 제시할 뿐 전체 시스템의 에너지 소비를 최적화시키지는 못하게 되었다. 이에 본 논문에서는 이동기기에서 프로세서의 속도를 결정하는 과정과 스케줄러가 태스크의 우선순위를 결정하는 과정에 있어 단위 시간당 디바이스의 에너지 소비가 프로세서의 단위 시간당 에너지 소비보다 큰 현실을 반영하여, 태스크의 실행 중 필요한 디바이스의 전력 소모량을 기준으로 스케줄러가 프로세서 최적화 정책과 디바이스 최적화 정책 중 올바른 스케줄링 정책을 선택하여 프로세서의 속도를 결정하고 실행순서를 조절함으로써 시스템의 가용시간을 향상시키는 기법을 제안한다.

• The KIPS Transactions:PartA
• /
• v.8A no.3
• /
• pp.279-286
• /
• 2001

This paper proposes a low power resource allocation and scheduling algorithm that minimized power consumption such as DSP circuit in high-level synthesis process. In this paper, we have used list-scheduling method for low power design in scheduling step. Also, it increase possibility to reuse input through resource sharing when assign resource. After scheduling, the resources allocation uses the power function in consideration of the result of calculating average hamming distances and switching activity between two input. First, it obtain switching activity about input value after calculate average hamming distances between two operator and find power value make use of bit pattern of the input value. Resource allocation process assign operator to minimize average hamming distance and power dissipation on all occasions which is allocated at each control step according to increase control step. As comparing the existed method, the execution time becomes fast according to number of operator and be most numberous control step. And in case of power that consume, there is decrease effect from 6% to 8% to be small.

• The KIPS Transactions:PartA
• /
• v.18A no.3
• /
• pp.93-98
• /
• 2011

While the use of battery-powered embedded systems has been rapidly increasing, the current level of battery technology has not kept up with the drastic increase in power consumption by the system. In order to prolong system usage time, the battery size needs to be increased. The amounts of power consumption by embedded systems are determined by their hardware configuration and software for manipulating hardware resources. In spite of that, the hardware provides features for lowering power consumption, if those cannot be utilized efficiently by software including operating system, reduction in power consumption is not optimized. In this paper, we propose a BET(Break Even Time)-based scheduling method using task partition to reduce power consumption of multimedia applications in a mobile embedded system environment.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.36C no.4
• /
• pp.17-29
• /
• 1999

This paper presents a high level synthesis method targeting low power consumption for data-dominated CMOS circuits (e.g., DSP). The high level synthesis is divided into three basic tasks: scheduling, resource and register allocation. For lower power scheduling, we increase the possibility of reusing an input operand of functional units. For a scheduled data flow graph, a compatibility graph for register and resource allocation is formed, and then a special weighted network is then constructed from the compatibility graph and the minimum cost flow algorithm is performed on the network to obtain the minimum power consumption data path assignment. The formulated problem is then solved optimally in polynomial time. This method reduces both the switching activity and the capacitance in synthesized data path. Experimental results show 15% power reduction in benchmark circuits.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.574-576
• /
• 2004

임베디드 시스템에서 입출력에서 소모되는 전력양은 상당한 수준이다. 입출력 장치에서의 수행되는 타스크의 순서를 정하여 전체적으로 입출력 장지에서의 휴식 시간을 최대한 많이 허락하는 기법이 필요하다. 기존의 연구는 입출력 장치 소비 전력 최소화를 위한 타스크 스케줄링 문제를 단순한 지협적인 휴리스틱에 기반하여 풀었다. 본 연구는 기존의 연구에서의 방법과는 달리 최적의 해를 내는 해법을 제시한다. 구체적으로 시간 제약 조건을 가진 저전력을 위한 타스크 스케줄링 문제를 ILP (integer linear programming) 기법을 적용하는 방법을 제시한다. 본 연구는 또한, 실험을 통해 주어진 시간 안에 최적의 해를 구하는 문제의 크기를 판단하는 기준을 제시할 수 있다는 의의를 가진다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.31 no.4A
• /
• pp.393-401
• /
• 2006

Energy consumption is an important design parameter for battery-operated embedded systems. Dynamic power management is one of the most well-known low-power design techniques. This paper proposes an online realtime scheduling algorithm, which we call energy-aware realtime scheduling using slack stealing (EARSS). The proposed algorithm gives the highest priority to the task with the largest degree of device overlap when the slack time exists. Scheduling result enables an efficient power management by reducing the number of state transitions. Experimental results show that the proposed algorithm can save the energy by 23% on average compared to the DPM-enabled system scheduled by the EDF algorithm.

• Proceedings of the IEEK Conference
• /
• 2003.07d
• /
• pp.1669-1672
• /
• 2003

본 논문은 공유자원과 태스크 활용률을 고려한 저전력 스케줄링 알고리즘을 제안한다. 기존에 공유자원을 고려한 논문에서는 선점 영역에서 최악실행시간만을 고려하였기 때문에 높은 전압을 계속 유지하여 전력 소비가 많고, 태스크들이 조기 종료할 경우 남는 시간을 활용하지 못하는 문제가 있다. 본 논문에서는 선점 영역에서는 태스크들이 조기 종료하는 경우 남는 시간을 이용하여 태스크 활용률을 갱신하고 다음 태스크에게 더 낮은 주파수와 전압을 인가하여 전력 소모를 줄이는 방법을 사용하고, 비 선점 영역에서는 최악 실행시간을 기준으로 한 최대 태스크 활용률을 이용하여 우선 순위 높은 태스크의 지연 시간을 최소화 시켜주는 방법을 제안한다. 실험 결과는 Arm8 테스트 벤치마크 데이터를 통해 기존의 알고리즘과 제안된 알고리즘의 전력 소모를 비교했을 때 6％의 파워 소모 감소를 보였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.8
• /
• pp.1820-1831
• /
• 2011

When both types of periodic and aperiodic tasks are required to run on a sensor node platform with limited energy resources, we propose an energy-efficient hybrid task scheduling technique that guarantees the deadlines of real-time tasks and provides non-real-time tasks with good average response time. The proposed hybrid task scheduling technique achieved better performance than existing EDF-based DVS scheduling techniques available in the literature, the FIFO-based TinyOS scheduling technique, and the task-clustering based non-preemptive real-time scheduling technique.