• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권3호
• /
• pp.111-116
• /
• 2013

공정 기술의 발전으로 인해 내장형 시스템에서 소프트 에러 발생 비율이 크게 증가하고 있다. 고성능, 저전력을 특징으로 하는 VLIW 아키텍처가 내장형 시스템에 널리 사용되어 왔는데, 이러한 VLIW 아키텍처에서 명령어 복제를 통해 소프트 에러를 감지하여 신뢰도를 높이고자 하는 연구가 진행되어 왔다. 하지만 기존 연구는 대부분의 상용 VLIW 아키텍처가 코드 크기 감소를 위해 사용하는 VLES 를 고려하지 않고 이루어졌다. 명령어 복제를 통한 신뢰도 향상을 위한 연구가 실용성 및 적용성을 갖추기 위해서는 VLES 를 지원하는 VLIW 아키텍처에 대해 이루어져야 한다. 이에 본 논문에서는 VLES 를 지원하는 VLIW 아키텍처에서 명령어 복제를 위해 필요한 설계 방법을 논하고 이에 따른 실험 결과를 제시하였다. 실험 결과 VLES 를 지원하지 않을 경우에 비해 약 4% 정도의 추가적인 하드웨어 비용을 들여 평균 64% 정도에 달하는 코드 크기 감소 효과를 얻을 수 있었고, 또한 실행 시간에는 추가적인 손실이 발생하지 않음을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제11권5호
• /
• pp.985-990
• /
• 2007

코히런트 광섬유 센서의 해상도를 향상시키기 위하여 광원의 코히런스 길이를 향상시키는 방법에 대하여 연구하였다. 넓은 파장범위에 걸쳐서 레이저 광을 생성할 수 있고 발광 파장대역이 장거리 전송이 가능한 통신용 광섬유의 저 손실 대역인 광섬유 레이저의 코히런스 길이를 향상시키기 위하여 레이저의 광궤환 기법을 이용하였다. 본 논문에서는 광섬유 레이저의 단거리 및 장거리 광궤환 루프가 코히런스 길이에 미치는 영향을 Mach-Zehnder Interferometer를 이용하여 연구하였다. 광궤환 전력량과 광궤환 루프에서의 변조형태가 코히런스에 미치는 영향을 조사하였다. 주파수 천이도는 200m 길이차를 갖는 비대칭 간섭계에서의 위상간섭 정도를 측정하여 계산하였다. 광섬유 레이저에서 단거리 광궤환 루프는 450kHz/sec로 주파수 천이도를 축소시키는데 효과가 있었고 장거리 광궤환 루프는 50kHz/sec로 주파수 천이도를 더 향상시키는 효과가 있음을 알 수 있었다. 실제 코히런트 광센서에 응용 시 고감도 침입자 감지가 기대된다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제17권2호
• /
• pp.161-172
• /
• 2021

뉴로모픽 아키텍처는 저에너지로 인공지능 기술을 지원하는 차세대 컴퓨팅으로 주목받고 있다. 그러나 뉴로모픽 아키텍처 기반의 FPGA 임베디드 보드는 크기나 전력 등으로 인하여 가용 자원이 제한된다. 본 논문에서는 제한된 자원을 효율적으로 사용하기 위해 특징점의 고려 없이 크기를 재조정하는 보간법과 에너지 기반으로 특징점을 최대한 보존하는 DCT(Discrete Cosine Transform) 기법을 통한 특징 표현 방법을 비교 및 평가한다. 크기가 조정된 이미지는 일반적인 PC 환경에서와 FPGA 임베디드 보드의 Nengo 프레임워크에서 컨벌루션 신경망을 통해 정확도를 비교 분석했다. 실험 결과 PC의 컨벌루션 신경망과 FPGA Nengo 환경 모두에서 DCT 기반 분류 성능이 일반 보간법보다 약 1.9% 높은 성능을 보였다. 실험 결과를 바탕으로 뉴로모픽 구조 기반 FPGA 보드의 제한된 자원 환경에서 기존에 사용되던 보간법 대신 DCT 방식을 이용한다면 분류에 사용되는 뉴런의 표현에 많은 자원을 할당하여 인식률을 높일 수 있을 것으로 기대한다.

• 한국정보통신학회논문지
• /
• 제26권12호
• /
• pp.1890-1897
• /
• 2022

본 논문에서는 수중글라이더용 항법필터 설계를 수행한다. 해양의 염분, 수온 등 해양 정보 획득을 위해서 사용되는 수중글라이더는 저전력으로 장기간 운용이 되기 때문에, 다양한 센서를 적용하기에 많은 제약이 있다. 제한된 수중글라이더의 운용 특성을 고려하여 센서 구성이 다른 두 종류의 위치 추정을 위한 항법 필터를 설계한다. 항법필터는 최소한의 센서출력 정보를 바탕으로 수중글라이더의 동체좌표계 기준 속도를 추정한다. 첫 번째 필터의 센서 구성은 가속도계, 지자계, 심도계 센서로 구성 되어있고, 두 번째 필터는 첫 번째 필터와 동일한 구성에 자이로 센서가 추가된다. 추정된 속도는 자세정보와 융합하여 항법좌표계의 속도정보로 변환 뒤 최종적으로 위치를 추정한다. 제안된 필터의 성능을 분석하기 위해 단일 시뮬레이션 및 몬테카를로 수치해석 기법을 이용하여 분석을 수행하고 수행결과는 표준편차(standard deviation, 1σ)로 분석한다. 각 필터의 위치오차에 대한 표준편차는 334.34, 125.91m이다.

• 융합보안논문지
• /
• 제22권1호
• /
• pp.141-148
• /
• 2022

한국의 ROTC 제도는 유능한 초급장교 충원과 평시부터 예비전력 확보를 위해 1961년에 미국으로부터 도입되었다. 하지만 2000년대 접어들어 저출산에 따른 학령인구 및 병역자원의 감소, 병 복무기간까지 단축되는 획득환경의 변화로 지원율이 점점 하락하는 심각한 위기에 직면하게 되었다. 따라서 본 연구는 이러한 획득환경의 변화와 그에 따른 지원율 감소의 원인을 분석하여 조직편성 및 운영체계를 중심으로 ROTC 제도 개선방안을 제시하고자 하였다. 연구방법은 국내‧외 문헌연구를 통해 미국과 한국의 ROTC 제도에 관한 사례 간 비교기법을 적용하였다. 이론적 측면에서는 지식기반사회에서 조직의 성과달성과 비교경쟁우위 확보를 위해 기업경영에 적용하고 있는 전략적 인적자원관리를 이론적 준거로 삼았다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.60-68
• /
• 2009

본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.476-477
• /
• 2013

반도체의 성능은 최근 10년 사이에 급격하게 발전했고 아날로그 및 디지털 회로 소자들에 있어 저전력/고속 특성 요구가 커지고 있다 [1]. 상온에서 30,000 $cm^2$/Vs 이상의 전자 이동도를 가지며 큰 conduction band offset을 갖는 InAs/AlSb 2차원전자가스(2DEG) 소자는 Spinorbit-interaction의 값이 매우 커서 SPIN-FET 소자로 크게 주목받고 있다 [2]. 본 발표자들은 GaAs 기판위에 성장한 InAs 2DEG HEMT 소자의 전/자기적인 특성과 고속반응 물질로 주목 받는 InSb 박막소자의 doping 특성에 따른 전기적/물리적인 특성의 평가에 대해 그 결과를 소개하고자 한다. 격자정합과 Semi-insulating 기판의 부재로 상용화되어 있는 GaAs와 InP 기판위에 물질차이에 따른 고유의 한계 특성을 줄이기 위한 Pseudomorphic이라 불리는 특별한 박막 성장 기법을 적용하여 높은 전자 이동도를 가지며 spin length가 길어 Spin-FET로서 크게 주목받고 있는 InAs 2DEG HEMT 소자를 완성시켰다. 60,000 ($cm^2$/Vs) 이상의 높은 전자 이동도를 갖는 소자의 구현을 목표로 연구를 진행하였으며 1.8 K에서 측정된 Spin-orbit interaction의 값은 6.3e-12 (eVm)이다. InAs/InGaAs/InAlAs 및 InGaAs/InAlAs 구조의 InP 기반의 소자에서 보다 큰 값으로 향후 Spin-FET 응용에 크게 기대하고 있다. 또한, GaAs 기판위에 구현된 InSb 소자는 격자부정합 감소를 위해 InAs 양자점을 사용하여 약 $2.6{\mu}m$ 두께로 구현된 InSb 박막 소자는 상온에서 약 60,400 ($cm^2$/Vs)의 상온 전자이동도를 보였으며 현재 동일 두께에서 세계 최고결과(~50,000 $cm^2$/Vs)에 비해 월등하게 높은 값을 보이고 있다. Hall bar pattern 공정을 거쳐 완성된 소자는 측정 결과 10~20% 이상 향상된 전자 이동도를 보였다. 2e18/$cm^3$ 미만의 p-doping의 경우, 상온에서 n-type 특성을 보이나, 저온에서 p-type으로 변하는 특성을 보였고 n-doping의 경우 5e17/$cm^3$까지는 전자 이동도만 감소하고, doping에 의한 효과는 크게 없었다. 1e18/$cm^3$의 높은 doping을 할 경우 carrier가 증가하는 것을 확인했다. 이상의 측정 결과로 Spin-FET 소자로서 아주 우수하다는 것을 확인할 수 있었고 n-/p- type이 특성을 고려한 high quality InSb 박막소자의 응용을 위한 중요한 정보를 얻을 수 있었다.

• 정보과학회 논문지
• /
• 제43권11호
• /
• pp.1233-1244
• /
• 2016

저전력, 저품질의 네트워크 환경인 LLNs(Low power and Lossy Networks) IoT 네크워크 환경에서는 IETF에서 제안한 IPv6 라우팅 프로토콜인 RPL이 대표적으로 사용된다. RPL은 루프가 존재하지 않는 방향성 비순환 그래프(Directed Acyclic Graph)를 생성하는 것을 목표로 하며, 이를 위해 loop avoidance, loop detection 메커니즘과 문제 발생 시 복구를 위한 DIO Poisoning 메커니즘을 정의하고 있다. 하지만, 기존의 DIO Poisoning은 루프 발생 노드에서 일어난 poisoning이 해당 노드의 서브트리로 전파되어 복구 시간과 컨트롤 메시지가 증가하는 문제점을 가지고 있다. 본 논문에서는 RPL 기반 IoT 무선 네트워크에서 루프 복구 과정 시 서브 트리의 라우팅 오버헤드가 추가로 발생할 수 있는 현상을 보완한 효율적인 경로 복구 기법을 제안한다. 개선된 RPL 루프 복구 과정에서는 기존 선호 부모로 선택될 수 없던 경로를 활용하여 빠르게 복구함으로써 새로운 경로설정을 위한 컨트롤 패킷 트래픽과 경로 복구 시간을 줄인다. 시뮬레이션을 사용하여 제안한 프로토콜이 기존 프로토콜에 비해 복구 시간 단축과 컨트롤 패킷의 감소를 통한 복구 성능을 향상시킬 수 있음을 알 수 있었다.

• 한국통신학회논문지
• /
• 제28권9A호
• /
• pp.702-709
• /
• 2003

본 논문에서는 블루투스(Bluetooth) 시스템에서의 각 마스터-슬레이브 쌍(Master-Slave pair)에 대한 수율 (throughput)과 지연(delay), 즉 형평성(fairness) 측면 모두를 고려한 효율적인 QoS (Quality of Service) 기반 MAC (Medium Access Control) 스케쥴링(scheduling) 알고리즘을 제안한다. 특히 기존에 제안한 T-D PP (Throughput-Delay Priority Policy) 방식[6]의 단점을 보완하여 이에 대한 성능 개선이 이루어진 수정된 T-D PP 방식, 즉 MTDPP (Modified T-D PP) 알고리즘을 제안한다. 블루투스가 마스터 중심의 TDD (Time Division Duplex) 방식으로 동작하며 기본적으로 라운드로빈(Round Robin) 방식의 스케쥴링을 수행하므로 전송할 큐(queue)에 데이터가 없는 경우에도 POLL 및 NULL 패킷(packet)으로 인한 슬롯(slot) 낭비가 발생한다. 이러한 링크 낭비 문제를 해결하기 위해 많은 알고리즘들이 제안되어 왔고, 그 중 큐 상태 기반 우선순위(priority)방식과 저전력 모드(low power mode) 기반의 알고리즘이 비교적 좋은 성능을 보인다. 하지만 이들은 트래픽(traffic) 특성에 따라 일정하지 않은 성능을 나타내며, 추가적인 계산과정과 시그널링(signaling) 오버헤드(overhead)가 요구된다. 따라서 본 논문에서는 놀은 수율과 낮은 지연을 보장하는 새로운 알고리즘을 제안하며, 시뮬레이션 결과를 통해 적절한 파라미터(parameter)의 선택이 기존의 방식에 비해 전반적인 성능의 향상을 가져옴을 보인다.

• 한국산학기술학회논문지
• /
• 제18권10호
• /
• pp.675-680
• /
• 2017

국내 대다수의 하수처리장 방류수로는 2.0 m 미만의 낙차를 형성하고 있고 유량이 지속적이며 변동이 크지 않다는 점을 고려할 때, 저낙차 조건에서도 안정적인 전력 생산과 효율을 유지할 수 있는 소수력 발전장치 개발이 시급히 요구된다. 본 연구에서는 저유속 조건에서 소수력 에너지 생산 효율 증진을 위한 항력식 수직축 수차를 개발하기 위하여 전산 유체 동역학(CFD) 기법을 이용하여 수치해석을 수행하였다. 즉, 2.0 m/s 미만의 유속 조건에서 수차 블레이드의 타공 유무에 따른 블레이드 압력변화와 내부유동을 분석하였다. 수치해석 결과, 수차 블레이드의 타공 유무에 따른 압력분포는 타공이 있는 수차 블레이드에 발생하는 압력이 타공이 없는 수차 블레이드보다 약 5.1 % 감소되는 것으로 나타났다. 수조와 수차 블레이드 주변의 내부유동을 분석한 결과, 벡터의 분포로부터 유동속도가 변화하는 것을 알 수 있었으며, 타공이 있는 수차 블레이드의 유속이 타공이 없는 수차 블레이드의 유속보다 5.6 % 감소하는 것으로 밝혀졌다. 따라서 수차 블레이드에 타공을 형성하는 것이 구조안전성 측면에서 도움이 될 것으로 판단된다.