• 대한전자공학회논문지SD
• /
• 제40권5호
• /
• pp.361-368
• /
• 2003

저전력 파이프라인 병렬 누적기를 사용한 새로운 고속 직접 디지털 주파수 합성기가 제안되었다. 제안된 파이프라인 병렬 누적기는 속도 향상과 전력 소모 감소를 위하여 파이프라인과 병렬 기법 모두를 사용한다. 같은 처리 속도를 가지는 4 파이프라인 누적기와 4 병렬 누적기에 비하여 2 파이프라인 2 병렬 누적기는 66%와 69%의 전력만을 소모한다 제안된 누적기는 더 낮은 클럭 주파수에서 더 작은 면적과 더 적은 전력을 소모하면서 같은 속도를 얻을 수 있다. 3.3V전원의 0.35um CMOS 공정을 사용하여 모든 회로의 모의 실험과 제작이 수행되었다.

• 반도체공학회 논문지
• /
• 제1권1호
• /
• pp.14-22
• /
• 2023

본 논문에서는 dual change-sensing 기법을 사용하여 내부 노드 변환을 최소화시킨 저전력 플립플롭 회로를 제안한다. 제안하는 Dual Change-Sensing Flip-Flop(DCSFF)은 데이터 변환이 존재하지 않는 경우, 기존에 존재하던 플립플롭들 중 동적 전력 소모가 가장 낮다. 65nm CMOS 공정을 사용한 측정 결과에 따르면, conventional Transmission Gate Flip-Flop(TGFF)와 비교하여 data activity 가 0% 와 100% 일때, 각각 98%와 32%의 감소된 전력 소모를 보였다. 또한 Change-Sensing Flip-lop(CSFF)과 비교하여 제안하는 DCSFF 는 30% 의 낮은 전력 소모를 보였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권11호
• /
• pp.561-572
• /
• 2001

CMOS 회로의 전력 소모는 공급 전압의 제곱에 비례하기 때문에 공급 전압을 낮추는 것이 전력 소모를 줄이는 데 매우 효과적이다. 본 논문에서는 저전력 경성 실시간 응용프로그램을 위한 태스크내 전압 스케줄링 알고리즘을 제안한다. 정적 시간 분석 기법을 바탕으로 제안된 이 알고리즘은 각각의 태스크 내부에서 프로세서의 공급 전압을 조정한다. 제안된 알고리즘에 의해 전압 스케줄링된 프로그램은 모든 유휴 시간을 완전히 이용함으로써 항상 프로그램의 수행을 마감 시간에 근접하여 끝나도록 하여 많은 전력 감소 효과를 얻을 수 있다. 제안된 알고리즘의 효과를 검증하기 위해 일반적인 프로그램을 동적 전압을 사용하는 같은 기능의 프로그램으로 자동으로 변환하는 소프트웨어 도구도 개발되었다. 실험 결과, 자동화 소프트웨어 도구에 의해 변환된 MPEG-4 부호기와 복호기의 저전력 버전이 전원 차단 기능을 가진 고정 전압 시스템에서 실행된 원래 프로그램에 비하여 전력 소모가 7~25%에 불과함을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제22권1호
• /
• pp.196-201
• /
• 2018

최근 로컬 IoT 네트워크 구축과 관련하여 RPL 프로토콜을 활용하는 다양한 비-인프라 기반 IoT 네트워킹 기법들이 연구 중이다. 특히, RPL 프로토콜은 자율네트워킹과 로컬 네트워크에 존재하는 노드 간 애드혹 경로를 제공하지 못하는 문제를 가지고 있다. 본 논문에서는 비-인프라 기반 IoT 네트워크 구축을 지원하는 자율네트워킹 기법을 제안한다. 제안하는 기법은 저전력 손실 네트워크로 구성된 네트워크 환경에 적용 가능한 자율네트워킹 기법이다. 실험을 통해서 제안한 자율네트워킹 기법의 우수한 성능을 보였다. 특히, 단대단 데이터 발생률과 단대단 지연 측면에서 제안하는 기법의 성능이 우수함을 증명하였다.

• 정보처리학회논문지A
• /
• 제13A권2호
• /
• pp.101-110
• /
• 2006

대용량의 데이터 처리가 요구되는 내장형 시스템에서 메모리의 비중은 아주 중요하며, 특히 제한적인 메모리를 최적으로 이용하기 위하여 응용의 특성을 활용하는 온칩(on-chip) 메모리 구조의 설계가 필요하다. 본 논문에서는 멀티미디어 응용을 위한 내장형 시스템에서 저전력을 위하여 작은 용량으로 설계되었으나 우수한 성능을 보이는 데이터 캐쉬(data cache)가 제안된다. 제안되는 캐쉬는 컴파일러의 도움 없이 구조적인 특징과 간단한 동작 메커니즘만을 이용하여 해당 응용의 데이터 지역성(data locality)을 효과적으로 반영할 수 있도록 작은 블록 크기를 지원하는 4KB 용량의 직접사상 캐쉬(direct-mapped cache)와 큰 블록을 지원하는 1KB 용량의 완전연관 버퍼(fully-associative buffer)로 구성되어 진다. 전체 5KB의 작은 캐쉬 용량으로 인한 성능 저하를 보완하기 위하여 멀티미디어 응용의 알고리즘 특성을 기반으로 응용 적응적인 다중 블록 선인출(adaptive multi-block prefetching) 기법과 효과적 블록 필터링(effective block filtering) 기법이 제안되었다 시뮬레이션 결과에 따르면 제안된 5KB 캐쉬는 기존의 16KB 4-way 집합연관 캐쉬와 동등한 성능을 보이면서 소비 전력 면에서는 40% 이상의 감소를 보이고 있다.

• 한국컴퓨터정보학회논문지
• /
• 제16권10호
• /
• pp.23-31
• /
• 2011

최근 전력소모와 읽기 성능이 우수한 Solid state disk(SSD)가 많이 사용되고 있으나 가격이 고가이고 삭제 및 쓰기 연산의 효율이 낮은 것이 단점이다. 이것을 보완하기 위한 저장장치의 일종이 하이브리드 하드디스크 (H-HDD: Hybrid Hard disk drive)인데 하드디스크 내부에 플래시 메모리(NVCache: Non-volatile Cache)를 장착하여 디스크블록의 캐시로 사용한다. 본 논문에서는 H-HDD의 저전력과 응답시간을 향상시키기 위해 NVCache의 선반입 및 관리 기법을 제안한다. 제안하는 기법은 NVCache를 읽기 캐시를 위주로 사용하고 쓰기캐시는 디스크 헤드와 스핀들의 상황에 따라 쓰기 연산을 지원한다. 읽기 캐시의 경우 시간적, 지역적 지역성을 동시에 고려하여 선반입을 통해 응답시간과 전력 소모를 감소시키고 쓰기 캐시의 경우 디스크 스핀들의 동작 상태에 따라 NVCache에 쓰기를 실시하여 저전력과 응답성을 향상시키고자한다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.141-148
• /
• 2012

Oversampling 기법을 사용한 analog-to-digital (A/D) 컨버터에서 샘플링 된 신호의 signal bandwidth를 낮추어 주기 위해 데시메이션 필터가 사용된다. 본 논문은 sigma-delta ADC에 사용될 수 있는 저전력 4 단 32 bit 데시메이터 필터 디자인을 제안한다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 세 개의 half-band FIR filter로 이루어져 있다. 전력소모를 최소화하기 위하여 CIC filter에는 pipeline구조가 사용되었고, FIR 필터의 multiplier 구조를 최적화하기 위하여 Canonic Signed Digit (CSD) 코드가 사용되었다. 130nm CMOS 공정으로 설계 자동화 CAD 도구를 사용하여 타이밍, 면적, 전력소모를 최적화하여 98.304 MHz 주파수에서 697 uW의 전력을 소모면서 32 bit, 192 kHz 아웃풋을 낼 수 있다.

• 대한전자공학회논문지TC
• /
• 제41권6호
• /
• pp.59-68
• /
• 2004

반도체기술과 무선통신기술 그리고 센서기술의 비약적인 발전에 힘입어 검출기능, 프로세싱 기능, 무선통신기능, 배터리 등을 탑재한 초소형 저가의 정보취득 노드를 양산하는 것이 가능해지면서 센서 네트워크가 보편화되기 시작하였다. 센서 네트워크는 노드를 배치하는 것만으로 자체 라우팅 경로를 설정하고 의미 있는 데이터를 목적지 노드로 전송할 수 있는 자발적인 망이다. 센서 노드들은 대부분 배터리를 구동 전원으로 사용하기 때문에 저전력 동작이 중요하다. 센서 노드는 검출한 데이터를 목적지로 전송하는 역할과 다른 센서 노드들의 라우터 역할을 겸하고 있다. 많은 경우 센서 노드가 검출한 데이터를 전송하는 경우보다 라우터로서의 역할에 더 많은 에너지를 소비하기 때문에 저전력 라우팅은 무엇보다 중요하다. 센서 네트워크에서는 일반 무선 Ad-Hoc 네트워크와 같은 표준이 없기 때문에 본 논문에서는 센서 네트워크에 적용할 수 있는 전력 잔량에 따른 확률적 RREQ 폐기 방법을 적용한 저전력 라우팅 기법을 제안하고 모의실험을 통하여 결과를 전력 잔량에 따른 지연결과와 비교하여 살펴보았다. 실험 결과 제안 방법은 $10-20\%$ 정도 에너지 소모를 줄일 수 있었고 노드들 간에 에너지를 균등하게 소모하는 효과를 확인하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(D)
• /
• pp.216-218
• /
• 2012

최근 센서 네트워크의 제약적 전력 공급 문제를 해결하기 위한 하나의 방법으로 에너지 수급 센서 기술이 연구되고 있다. 에너지 수급 센서의 수급 효율은 가변적인 환경에 의존하기 때문에 수급률을 고려한 저전력 통신 기법이 요구된다. 또한 다중 우선순위 데이터가 존재하는 네트워크에선 에너지 수급률과 배터리 잔량을 고려한 차별적인 데이터 처리가 필요하다. 이에 본 논문에서는 각 계층들이 에너지 소모에 미치는 영향을 고려하며 동시에 높은 우선순위 데이터의 빠른 처리를 가능하게 하는 패킷 스케쥴링 기법 및 에너지 관리 방법을 제안하고 이를 수학적 모델링을 통해 분석할 것이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.723-726
• /
• 2005

GALS (Globally Asynchronous Locally Synchronous) 시스템 기반의 SoC 설계에 필수적인 DI (Delay Insensitive) 데이터 전송방식 중 기존의 전압 모드 기반 설계 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. 이로 인한 전력 소모와 설계 복잡성을 줄이기 위해 N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 전류 모드 다치 논리 회로 기반 설계 방식이 연구되었다. 그러나, static 전력의 비중이 커 데이터 전송 속도가 낮을수록 전력 소모 측면에서 취약하고, 휴지 모드에서도 상당량의 전력을 소비한다. 본 논문에서는 이러한 문제점을 해결할 수 있는 전류 모드 기반 인코더와 디코더 회로를 제안하고, 이에 따른 새로운 전류 인코딩 기법을 설명한다. 마지막으로 기존의 전압 모드 및 전류 모드 방식과 delay, 전력 소비 측면에서 비교 데이터를 제시한다.