• The KIPS Transactions:PartA
• /
• v.8A no.3
• /
• pp.279-286
• /
• 2001

This paper proposes a low power resource allocation and scheduling algorithm that minimized power consumption such as DSP circuit in high-level synthesis process. In this paper, we have used list-scheduling method for low power design in scheduling step. Also, it increase possibility to reuse input through resource sharing when assign resource. After scheduling, the resources allocation uses the power function in consideration of the result of calculating average hamming distances and switching activity between two input. First, it obtain switching activity about input value after calculate average hamming distances between two operator and find power value make use of bit pattern of the input value. Resource allocation process assign operator to minimize average hamming distance and power dissipation on all occasions which is allocated at each control step according to increase control step. As comparing the existed method, the execution time becomes fast according to number of operator and be most numberous control step. And in case of power that consume, there is decrease effect from 6% to 8% to be small.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.11a
• /
• pp.615-618
• /
• 2004

최근 가정 혹은 사무실과 같은 장소에서 DVD 플레이어. 셋탑박스, MP3 플레이어 등 많은 임베디드 시스템들을 볼 수 있다. 임베디드 시스템(embedded system)이 점점 많은 분야에서 사용됨에 따라 시스템 운영을 위한 임베디드 소프트웨어들도 각 분야에 맞는 다양한 구조와 기능들이 필요하다. 하지만, 한정된 시간에 다양한 구조와 기능들을 구현해야 하는 소프트웨어 개발은 큰 어려움이 따른다. 이러한 소프트웨어 개발을 좀 더 빠르고 쉽게 하기 위해 프로파일링, 디버거 등의 도구들이 등장했다. 그 중 디버거는 개발 기간 단축을 위한 필수적인 도구이다. 기존의 디버거는 모든 변수에 대한 모니터링으로 생기는 오버헤드와 디버거 모듈을 삽입함으로써 많은 자원을 소비하는 문제가 발생한다. 한정된 자원을 사용하는 임베디드 시스템에서의 불필요한 자원소비와 복잡한 처리 등은 프로그램 강제 종료, 시스템 오작동 등의 큰 문제를 발생시키는 요인이 된다. 본 논문에서는 이와 같은 문제 해결을 위해 사용자가 원하는 변수만을 모니터링 하여 자원소모를 최소화할 수 있는 모니터링 센서 기법과 실행시간 중에 모니터링 대상을 변경하여 빠른 디버깅을 지원 하는 디버깅 레벨 기법을 제안한다.

• Journal of IKEEE
• /
• v.7 no.2 s.13
• /
• pp.166-171
• /
• 2003

In this paper, we propose a minimal power data path allocation algorithm for low power circuit design. The proposed algorithm minimizes switching activity for input variables in scheduled CDFG. Allocations are further divided into the tasks of register allocation and module allocation. The register allocation algorithm execute that it eliminate spurious switching activity in functional unit and minimize the numbers of multiplexer. Also, resource allocation method selects a sequence of operations for a module such that the switching activity is reduced. Therefore, the algorithm executes to minimize the switching activity of input values, sequence of operations and number of multiplexer. Experimental results using benchmarks show that power is reduction effect from 13% to 17% power consumption, when compared with the Genesis-lp high-level synthesis system.

• Journal of the Korea Society of Computer and Information
• /
• v.11 no.3
• /
• pp.161-166
• /
• 2006

In this paper, CPLD low power technology mapping using reuse module selection under the time constraint is proposed. Traditional high-level synthesis do not allow reuse of complex, realistic datapath component during the task of scheduling. On the other hand, the proposed algorithm is able to approach a productivity of the design the low power to reuse which given a library of user-defined datapath component and to share of resource sharing on the switching activity in a shared resource Also, we are obtainable the optimal the scheduling result in experimental results of our using chaining and multi-cycling in the scheduling techniques. Low power circuit make using CPLD technology mapping algorithm for selection reuse module by scheduling.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.3A
• /
• pp.318-323
• /
• 2004

In this paper, we present a reducing power consumption of a scheduling for reuse module selection under the time constraint. Traditional high-level synthesis do not allow reuse of complex, realistic datapath component during the task of scheduling. On the other hand, the proposed scheduling of reducing power consumption is able to approach a productivity of the design the low power to reuse which given a library of user-defined datapath component and to share of resource sharing on the switching activity in a shared resource. Also, we are obtainable the optimal the scheduling result in experimental results of our approach various HLS benchmark environment using chaining and multi-cycling in the scheduling techniques.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11a
• /
• pp.409-412
• /
• 2003

일반적인 네트워크 모니터링은 네트워크상의 패킷을 캡쳐하여 분석함으로써 네트워크의 현재 상태정보 및 네트워크 문제 파악 등에 필요한 여러 가지 정보를 수집한다. 그러나 이러한 모니터링 방법은 패킷을 캡쳐하여 분석하는 데에 시스템 자원을 적지 않게 사용함으로써 모니터링이 시스템 성능에 끼치는 영향이 무시할 수 없는 수준까지 커지는 상황이 발생한다. 본 논문에서는 일반적으로 사용되는 패킷 캡쳐 방법이 아닌 Linux Kernel 레벨에서 패킷 분석을 수행함으로써 네트워크 모니터링을 통하여 미치게 되는 시스템 부하를 줄일수 있는 네트워크 모니터링 시스템을 개발 할 수 있도록 환경을 제공하는 Linux Kernel 기반의 네트워크 모니터링 방법론에 대하여 논한다.

• Journal of Digital Convergence
• /
• v.20 no.2
• /
• pp.217-223
• /
• 2022

Subspace clustering for online data streams requires a large amount of memory resources as all subsets of data dimensions must be examined. In order to track the continuous change of clusters for a data stream in a finite memory space, in this paper, we propose a grid-based subspace clustering algorithm that effectively uses memory resources. Given an n-dimensional data stream, the distribution information of data items in data space is monitored by a grid-cell list. When the frequency of data items in the grid-cell list of the first level is high and it becomes a unit grid-cell, the grid-cell list of the next level is created as a child node in order to find clusters of all possible subspaces from the grid-cell. In this way, a maximum n-level grid-cell subspace tree is constructed, and a k-dimensional subspace cluster can be found at the k^th level of the subspace grid-cell tree. Through experiments, it was confirmed that the proposed method uses computing resources more efficiently by expanding only the dense space while maintaining the same accuracy as the existing method.

• Journal of the Institute of Convergence Signal Processing
• /
• v.6 no.1
• /
• pp.39-44
• /
• 2005

Scheduling for digital system synthesis is assigning each operation in a control/data flow graph(CDFG) to a specific control step without violating precedence relation. It is one of the most important tasks due to its direct influence on the performance of the hardware synthesized. In this paper, we propose a resource-constrained scheduling algorithm. Our algorithm first analyzes the given CDFG to determine the number of functional units of each type, then assigns each operation to a control step while satisfying the constraints. It also tries to improve the solution iteratively by adjusting the number of functional units using the results collected from the previous scheduling. Experiments were performed to test the performance of the proposed algorithm, and results are presented

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.778-780
• /
• 2005

최근 가정, 자동차, 사무실등 많은 장소에서 임베디드 장치를 쉽게 찾아볼 수가 있다. 이렇듯 많은 분야에서 임베디드 장치가 사용됨에 따라 임베디드 시스템 제조업자들은 보다 빠른 시간에 많은 분야에 적용 가능한 임베디드 소프트 웨어를 개발해야 하는 어려움이 생겼다. 이러한 어려움은 소프트웨어 개발시간을 줄일 수 있도록 도와주는 개발환경의 필요성을 증가시켰다. 개발도구 중 디버깅도구는 개발시간의 대부분을 차지하는 디버깅 과정을 도움으로써 개발시간 단축이 큰 역할을 한다. 기존 디버깅도구는 모든 변수에 대한 데이터 추출을 하기 위하여 자원사용량과 처리량을 증가 시킴으로써 많은 부하를 발생시킨다. 이에 모니터링에 의한 부하를 최소화하기 위하여 변수 값을 추출하기 위한 모니터링 센서 기법과 실행시간 중 모니터링 대상을 변경하기 위한 디버깅레벨기법을 사용하여 소프트웨어의 내부 변수가 동작하면서 발생되는 오류를 검출할 수 있는 임베디드 모니터링 시스템을 설계 및 개발하였다. 하지만 실행시간 모니터링 중에 센서의 동작과정에 따르는 부하로 인하여 정확하지 않은 데이터를 추출할 수 있는 문제점이 발생되었다. 이러한 문제를 해결하기 위해 본 논문에서는 센서의 수행과정을 최소화하도록 센서 처리 구조를 변경하고 최적화된 센서 구조의 실행시간을 줄이기 위해 비트마스킹 기법을 사용한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.05a
• /
• pp.123-124
• /
• 2013

비용대비 작업 처리의 효율을 위해서는 사용자들의 작업 요구사항에 적절한 자원을 선택하고 요구 작업을 적절한 할당된 자원에 스케쥴링하는 플랫폼이 필수적이다. 또한 이러한 플랫폼은 사용자의 SLA 에 따라 작업 처리 기한 안에 요구 비용 이내로 작업을 처리할 수 있도록 결정을 내릴 수 있어야 하고 요구 작업량의 변화에 따라 즉각 대응을 하기 위하여 실시간적인 결정을 내릴 수 있어야 한다. 이러한 복잡한 결정 사항들을 최적 판단으로 대신 처리해주는 미들웨어로 클라우드 자원 브로커 시스템을 사용할 수 있다. 클라우드 자원 브로커 시스템은 작업 스케쥴링과 자원 프로비저닝 등이 가격, 처리시간에 중요한 선택 및 수행을 한다. 기존의 많은 논문들에서의 작업 스케줄링은 다중 테넌트 정책의 클라우드가 제공하는 사용자들간의 가상 머신 독립에 초점을 두어 하나의 가상 머신이 하나의 작업에 한정되도록 처리하는 방식이었다. 이는 병렬화의 정도가 낮은 어플리케이션의 경우 시스템 활용률이 낮아 자원 활용율이 떨어진다. 이를 다수의 작업을 멀티 태스킹, 멀티 스레드의 방법으로 하나의 가상 머신에서 처리하도록 하여 스레드 레벨 병렬화의 이점을 이용해 자원 이용률을 높임으로 효율을 높이고자 한다.