Reducing Power Consumption of a Scheduling for Reuse Module Selection under the Time Constraint

시간 제약 조건 하에서의 모듈 선택 재사용을 위한 전력 감소 스케줄링

  • 최지영 (제천기능대학 정보통신설비과) ;
  • 김희석 (청주대학교 전자공학과)
  • Published : 2004.03.01

Abstract

In this paper, we present a reducing power consumption of a scheduling for reuse module selection under the time constraint. Traditional high-level synthesis do not allow reuse of complex, realistic datapath component during the task of scheduling. On the other hand, the proposed scheduling of reducing power consumption is able to approach a productivity of the design the low power to reuse which given a library of user-defined datapath component and to share of resource sharing on the switching activity in a shared resource. Also, we are obtainable the optimal the scheduling result in experimental results of our approach various HLS benchmark environment using chaining and multi-cycling in the scheduling techniques.

본 논문은 시간 제약 조건 하에서의 모듈 선택 재사용을 이용한 전력 감소 스케줄링을 제안한다. 일반적인 상위 수준 합성에서의 스케줄링은 실제적인 라이브러리의 복잡한 재사용을 허용하지 않는다. 반면 제안한 전력 감소 스케줄링에서는 주어진 사용자 정의 모듈을 실제적인 RT 라이브러리 모듈 재사용과 공유된 자원에서의 스위치 활동의 자원 공유함으로써 설계의 생산성 및 소비 전력을 줄이는데 효율적으로 접근할 수 있다. 또한 비교 실험에서 스케줄링 기법인 체이닝과 멀티사이클링을 이용해 다양한 상위 레벨 벤치마크의 환경에서 최적의 스케줄링의 결과를 얻는다.

Keywords

References

  1. IEEE Trans. CAD v.7 no.8 Behavioral to Structural Translation in a Bit-Serial Silicon Compiler R.Hartley
  2. IEEE Proceedings v.83 no.4 Minimizing Power Consumption in Digital CMOS Circuits A.Chandrakasan;R.Brodersen https://doi.org/10.1109/5.371964
  3. J. Solid-Stat Circuits v.27 no.4 Low-Power CMOS Digital Design A.Chandrakasan(et al.) https://doi.org/10.1109/4.126534
  4. Proc. 29th DAC Estimation of Average Switching Activity in Combination and Sequential Circuits A.Ghosh
  5. Proc. European DAC Power Estimation of High-Level Synthesis P.Landman
  6. Proc. ICCAD HYPER-LP: A System fo Power Minimization Using Architecture Transformation A.Chandarksan(et al.)
  7. Proc. 32nd DAC Power-Profiler: Optimizing ASICs Power Consumption at the Behavioral Level R.Martin
  8. Proc. 32nd DAC Register Allocation and Binding for Low Power J.Chang