• Title/Summary/Keyword: 이온주입기술

Search Result 121, Processing Time 0.03 seconds

A Study on Reducing High Energy Ion Implant Induced Defect (고에너지 이온주입 공정에 의한 유기 결함과 그 감소 대책)

  • Kim, Young-Ho;Kim, In-Soo;Kim, Chang-Duk;Kim, Jong-Kwan;Sung, Yung-Kwon
    • Proceedings of the KIEE Conference
    • /
    • 1997.07d
    • /
    • pp.1292-1297
    • /
    • 1997
  • 본 연구에서는 latch-up 개선책의 일환으로 개발중인 매립층을 갖는 retrograde well의 형성기술과 더불어 공정 단순화를 목적으로 개발된 BILLI (Buried Implanted Layer for Lateral Isolation) well 구조[1]에 대한 공정 유기 결함을 분석하고 그에 의한 소자 열화 특성을 분석 하였으며 그 개선책을 제시 하고자 하였다. 매립층 형성에 의한 유기결함은 접합 누설전류와 Gate oxide 신뢰성을 열화 시켰으나 이온주입 후 $1000^{\circ}C$ 이상의 온도에서 10sec 정도의 RTP anneal에 의해 그 소자 특성이 개선되며 표면 결함이 감소함을 알 수 있었다.

  • PDF

A Study on the Channeling Effect of Ultra Low Energy B, P and As Ion Implant to Form Ultra-Shallow Junction of Semiconductor Device (초미세 접합형성을 위한 극 저 에너지 B, P 및 As 이온주입시 채널링 현상에 관한연구)

  • 강정원;황호정
    • Journal of the Korean Institute of Telematics and Electronics D
    • /
    • v.36D no.3
    • /
    • pp.27-33
    • /
    • 1999
  • We have investigated the ultra-low energy B, P, and As ion implantation using upgraded MDRANGE code to study formation of nanometer junction depths. Even at the ultra-low energies simulated in this paper, it was revealed that ion channeling should be carefully considered. It was estimated that ion channelings have much effect on dopant profiles when B ion implant energies were more than 500 eV, P more than 2 keV and As approximately more than 4 keV. When we compared 2-dimensional dopant profiles of 1 keV B with that of tilted one, 2 keV P with tilt, and 5 keV As with tilt, we could find that most channeling cases occurred not lateral directions but depth directions.

  • PDF

계산화학적 방법을 이용한 Triphenylsulfonium 양이온의 해리 반응 기작 연구

  • Hwang, In-Seung;Kim, Jong-Beom;Kim, Jae-Uk;Hong, Gwang-U;Kim, U-Yeon
    • Proceeding of EDISON Challenge
    • /
    • 2016.03a
    • /
    • pp.1-7
    • /
    • 2016
  • Triphenylsulfonium 양이온(TPS)은 잘 알려진 광산 생성자(photoacid generator, PAG)중 하나로 양이온성 중합반응(cationic polymerization)의 개시제로 널리 사용됐으며, 유기발광다이오드의 활성층, 폴리머 발광다이오드의 전자주입층을 구성하는 재료로도 사용되고 있다. TPS는 200nm 주변의 빛을 흡수하면 탄소-황 결합이 끊어져 페닐 라디칼과 diphenylsulfonium 양이온 라디칼로 분해되는 것이 알려져 있다. 본 연구에서는 밀도범함수이론과 시간의존 밀도범함수이론을 이용 triphenylsulfonium 이온의 광학적 특성을 조사하였다. 가장 안정한 구조를 기준으로 자외선 흡광 스펙트럼을 계산하였고, 실험값에 잘 맞는 것을 확인하였다. TPS의 빛에 의한 해리 과정을 알아보기 위해 페닐-황 결합 길이를 변화시키며 TPS의 흡광 스펙트럼을 계산, 여기상태 포텐셜 에너지 곡선을 구할 수 있었다. 결합의 분해에 이용되는 상태들은 주로 점유 분자 오비탈에서 최저준위 비점유 분자 오비탈(LUMO)로 들뜨는 성분을 가지고 있었는데, 이는 LUMO가 반결합성 오비탈이기 때문이다.

  • PDF

An Experimental Fault Injection Attack on RSA Cryptosystem using Abnormal Source Voltage (비정상 전원 전압을 이용한 RSA 암호 시스템의 실험적 오류 주입 공격)

  • Park, Jea-Hoon;Moon, Sang-Jae;Ha, Jae-Cheol
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.19 no.5
    • /
    • pp.195-200
    • /
    • 2009
  • CRT-based RSA algorithm, which was implemented on smartcard, microcontroller and so on, leakages secret primes p and q by fault attacks using laser injection, EM radiation, ion beam injection, voltage glitch injection and so on. Among the many fault injection methods, voltage glitch can be injected to target device without any modification, so more practical. In this paper, we made an experiment on the fault injection attack using abnormal source voltage. As a result, CRT-RSA's secret prime p and q are disclosed by fault attack with voltage glitch injection which was introduced by several previous papers, and also succeed the fault attack with source voltage blocking for proper period.

A study on the Hot Carrier Injection Improvement of I/O Transistor (I/O 트랜지스터의 핫 캐리어 주입 개선에 관한 연구)

  • Mun, Seong-Yeol;Kang, Seong-Jun;Joung, Yang-Hee
    • The Journal of the Korea institute of electronic communication sciences
    • /
    • v.9 no.8
    • /
    • pp.847-852
    • /
    • 2014
  • As the scaling trend becomes accelerated in process technology for cost reduction in semiconductor chip manufacturing, the requirement for shrink technology has increased. Hot Carrier Injection (HCI) degradation for I/O transistors is most concerning part when shrink. To solve this, the effective channel length (Leff) was increased using liner oxide before Light Doped Drain (LDD) implants and optimized the tilt angle to increase Leff without E-field degradation in LDD region, satisfying the HCI specification.

A Study of Semiconductor Process Simulator with User Friendly Framework (사용자 친숙형 반도체 공정 시뮬레이터의 구성에 관한 연구)

  • 이준하;이흥주
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.5 no.4
    • /
    • pp.331-335
    • /
    • 2004
  • In this paper, we modeling the oxidation, diffusion, and ion-implantation for semiconductor process simulation, and construct the integrated framework for efficient execution and continuous process simulation. For oxidation process, to predict the accurate LOCOS shape and stress distributions, stress-dependent viscous model was performed using SVP algorithm. For diffusion process, predeposition and OED simulation was performed using point defect theory. For ion implantation, Monte-Carlo method based on TRIM simulation was performed with various process conditions. For input to each unit process, we used the dialog boxes which are windows application's standards. This dialog box allows us to verify and minimize input error at input steps. Using the combination of compiler's function and windows's API function, simulation was done with small memory size.

  • PDF

70nm NMOSFET Fabrication with Ultra-shallow $n^{+}-{p}$ Junctions Using Low Energy $As_{2}^{+}$ Implantations (낮은 에너지의 $As_{2}^{+}$ 이온 주입을 이용한 얕은 $n^{+}-{p}$ 접합을 가진 70nm NMOSFET의 제작)

  • Choe, Byeong-Yong;Seong, Seok-Gang;Lee, Jong-Deok;Park, Byeong-Guk
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.2
    • /
    • pp.95-102
    • /
    • 2001
  • Nano-scale gate length MOSFET devices require extremely shallow source/drain eftension region with junction depth of 20∼30nm. In this work, 20nm $n^{+}$-p junctions that are realized by using this $As_{2}^{+}$ low energy ($\leq$10keV) implantation show the lower sheet resistance of the $1.0k\Omega$/$\square$ after rapid thermal annealing process. The $As_{2}^{+}$ implantation and RTA process make it possible to fabricate the nano-scale NMOSFET of gate length of 70nm. $As_{2}^{+}$ 5 keV NMOSFET shows a small threshold voltage roll-off of 60mV and a DIBL effect of 87.2mV at 100nm gate length devices. The electrical characteristics of the fabricated devices with the heavily doped and abrupt $n^{+}$-p junctions ($N_{D}$$10^{20}$$cm^{-3}$, $X_{j}$$\leq$20nm) suggest the feasibility of the nano-scale NMOSFET device fabrication using the $As_{2}^{+}$ low energy ion implantation.

  • PDF

Surface properties on ion beam irradiated polycarbonate (이온주입에 의한 폴리카보네이트의 표면특성 조사)

  • Lee, Jae-Hyung;Yang, Dae-Jeong;Kil, Jae-Kyun;Kim, Bo-Young
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2003.11a
    • /
    • pp.31-35
    • /
    • 2003
  • 폴리카보네이트는 내열성과 투명성이 우수한데 비해 내후성이 좋지 않아 황변 및 물성이 저하되고, 내찰상성이 약하여 긁히기 쉬운데다 이물질에 의해 오염되기 쉬워 투명성이 저하되는 문제점이 있다. 이러한 단점을 극복하고, 사용하는 용도에 따라 요구되는 다양한 기능성을 부여하기 위하여 폴리카보네이트 표면에 기능성층을 형성시킴으로써 그 목적을 달성하고자 한다. 본 논문에서는 이온 주입기술을 이용하여, 폴리카보네이트 표면의 전기전도도 특성을 향상시키고, 피부암 및 백내장 등을 유발하는 유해한 자외선 (UV-A, UV-B)을 차단하려 한다. 표면전기전도도의 향상은 이물질로부터 오염되는 정도를 낮추며, 정전기를 방지할 수 있다. PC(Polycarbonate) 표면에 $N^+,\;Ar^+,\;Kr^+,\;Xe^+$ 이온을 에너지 20keV에서 50keV을 사용하여, 주입량 $5{\times}10^{15}\;{\sim}\7{\times}10^{16}\cm^2$ 로 조사하였다. 이온 주입된 PC의 표면을 두 접점 방법의 표면 저항 측정으로 표면전기전도도 특성을 알아보았고, 자외선차단 특성은 UV-Vis 로 분석하였다. 이들 전기적 광학적 특성간의 상관관계를 관찰하고, 이러한 특성을 나타내는 화학적 기능그룹들의 변화를 보기 위해 FTIR 분석법으로 관찰하였다. 이온조사량의 증가에 따라 표면저항은 $10^7{\Omega}/sq$까지 감소하여 표면전기특성을 증가시키며, 자외선 차단 특성은 UV-A를 95%까지 차단하여 인체에 유해한 자외선 차단에 유용함을 확인하였다. 이러한 특성은 PC 표면에 카본 네트워크 형성과 $\pi$전자들의 운동량을 증가시키는 구조로 고분자 사슬들의 결합구조 변형에 의한 것으로 생각된다.블을 가지고 파서를 설계하였다. 파서의 출력으로 AST가 생성되면 번역기는 AST를 탐색하면서 의미적으로 동등한 MSIL 코드를 생성하도록 시스템을 컴파일러 기법을 이용하여 모듈별로 구성하였다.적용하였다.n rate compared with conventional face recognition algorithms. 아니라 실내에서도 발생하고 있었다. 정량한 8개 화합물 각각과 총 휘발성 유기화합물의 스피어만 상관계수는 벤젠을 제외하고는 모두 유의하였다. 이중 톨루엔과 크실렌은 총 휘발성 유기화합물과 좋은 상관성 (톨루엔 0.76, 크실렌, 0.87)을 나타내었다. 이 연구는 톨루엔과 크실렌이 총 휘발성 유기화합물의 좋은 지표를 사용될 있고, 톨루엔, 에틸벤젠, 크실렌 등 많은 휘발성 유기화합물의 발생원은 실외뿐 아니라 실내에도 있음을 나타내고 있다.>10)의 $[^{18}F]F_2$를 얻었다. 결론: $^{18}O(p,n)^{18}F$ 핵반응을 이용하여 친전자성 방사성동위원소 $[^{18}F]F_2$를 생산하였다. 표적 챔버는 알루미늄으로 제작하였으며 본 연구에서 연구된 $[^{18}F]F_2$가스는 친핵성 치환반응으로 방사성동위원소를 도입하기 어려운 다양한 방사성의 약품개발에 유용하게 이용될 수 있을 것이다.었으나 움직임 보정 후 영상을 이용하여 비교한 경우, 결합능 변화가 선조체 영역에서 국한되어 나타나며 그 유의성이 움직임 보정 전에 비하여 낮음을 알 수 있었다. 결론: 뇌활성화 과제 수행시에 동반되는 피험자의 머리 움직임에 의하여 도파민 유리가 과대평가되었으며 이는 이 연구에서 제안한 영상정합을 이용한 움직임 보정기법에 의해서 개선되었다. 답이 없는 문제, 문제 만들기, 일반화가 가능한 문제 등으

  • PDF

PIII&D (Plasma immersion ion implantation & deposition)를 이용한 a-Ge (amorphous-Germanium) Thin Film의 결정성장

  • Jeon, Jun-Hong;Choi, Jin-Young;Park, Won-Woong;Lim, Sang-Ho;Han, Seung-Hee
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.02a
    • /
    • pp.153-153
    • /
    • 2011
  • 유리나 폴리머를 기판으로 하는 TFT(Thin film transistor), solar cell에서는 낮은 공정 온도에서($200{\sim}500^{\circ}C$) amorphous semiconductor thin film을 poly-crystal semiconductor thin film으로 결정화 시키는 기술이 매우 중요하게 대두 되고 있다. Ge은 Si에 비해 높은 carrier mobility와 낮은 녹는점을 가지므로, 비 저항이 낮을 뿐만 아니라 더 낮은 온도에서 결정화 할 수 있다. 하지만 일반적으로 쓰이는 Ge의 결정화 방법은 비교적 높은 열처리 온도를 필요로 하거나, 결정화된 원소에 남아있는 metal이 불순물 역할을 한다는 문제점, 그리고 불균일한 결정크기를 만든다는 단점이 있었다. 그 중에서도 현재 가장 많이 쓰이고 있는 MIC, MILC는 metal과 a-Ge이 접촉되는 interface나, grain boundary diffusion에 의해 핵 생성이 일어나고, 결정이 성장하는 메커니즘을 가지고 있으므로 단순 증착과 열처리 만으로는 앞서 말한 단점을 극복하는데 한계를 가지고 있다. 이에 PIII&D 장비를 이용하면, 이온 주입된 원소들이 모재와 반응 할 수 있는 표면적이 커짐으로 핵 생성을 조절 할 수 있을 뿐만 아니라, 이온 주입 시 발생하는 self annealing effect로 결정 크기까지도 조절할 수 있다. 또한 이러한 모든 process가 한 진공 장비 내에서 이루어지므로 장비의 단순화와, 공정간 단계별로 발생하는 불순물과 표면산화를 막을 수 있으므로 절연체 위에 저항이 낮고, hall mobility가 높은 poly-crystalline Ge thin film을 만들 수 있다. 본 연구에서는, 주로 핵 생성과정에서 seed를 만드는 이온주입 조건과, 결정 성장이 일어나는 증착 조건에 따라서 Ge의 결정방향과 크기가 많은 차이를 보이는데, 이는 HR-XRD(High resolution X-ray Diffractometer)와 Raman spectroscopy를 이용하여 측정 하였으며, SEM과 AFM으로 결정의 크기와 표면 거칠기를 측정하였다. 또한 Hall effect measurement를 통해 poly-crystalline thin film 의 저항과 hall mobility를 측정하였다.

  • PDF