• 대한전자공학회논문지SD
• /
• 제44권6호
• /
• pp.34-41
• /
• 2007

본 논문에서 제안한 FSM 기반의 프로그래머블 BIST(Built-In Self-Test)는 플래시 메모리를 테스트하기 위한 기조의 알고리즘들을 코드화 하여 그 중에서 선택된 알고리즘의 명령어 코드를 받아서 플래시 메모리 테스트를 수행한다. 또한 제안하는 구조는 각 알고리즘에 대한 테스트 절차를 간단하게 한다. 이외에도 플래시 메모리 BIST를 재구성하는데 걸리는 시가도 기조의 BIST와 비교해 볼 때 매우 적다. 우리가 제안한 BIST 구조는 자동적으로 Verilog 코드를 생성해주는 프로그래머블 플래시메모리 BIST 생성기이다. 만약 제안된 방법을 실험하게 되면, 제안된 방법은 이전의 방법들과 비교해서 크기도 더 작을 뿐만 아니라 융통성 면에서도 좋은 성과를 얻었다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.50-56
• /
• 2009

본 논문은 MDDI(Mobile Display Digital Interface) 표준을 이용하여 휴대용 디지털 미디어 기기에서 사용 가능한 영상 데이터 전송 시스템을 구현하였다. 설계된 영상 데이터 전송 시스템은 QVGA급 영상을 전송하기 위해 필요한 연결선 수 6개를 사용한다. 본 논문에서는, MDDI의 영상관련 9개의 패킷을 사용하였고, 패킷프로세서는 유한상태머신 기반의 설계로 이루어졌다. Xilinx 사의 FPGA virtex4-LX60을 이용하여 제작 및 검증을 수행하였다. 설계된 영상 데이터 전송 시스템은 6개의 연결선 수로 363Mbps 데이터 전송 대역폭을 갖는다. 이는 24비트 RGB 50만 화소의 영상 데이터를 초당 30 프레임까지 전송할 수 있는 성능이다.

• 정보보호학회논문지
• /
• 제14권6호
• /
• pp.111-123
• /
• 2004

해쉬 함수란 임의의 길이의 비트 열을 입력으로 하여 고정된 길이의 비트 열을 출력하는 함수이다. 셀룰러 오토마타는 유한상태머신으로서 인접한 셀과의 결합 논리로 의사난수를 효과적으로 생성할 수 있는 특성을 가지고 있다. 신상욱 등$^{[1]}$ 과 Mihaljevic 등$^{[7]}$ 은 하드웨어 구현에 효율적인 셀룰러 오토마타에 기반한 해쉬 함수를 제안하였다. 본 논문에서는 [1]과 [7]에서 제안된 셀룰러 오토마타 기반 해쉬 함수에 대한 충돌 쌍을 각각 0.46875와 0.5의 확률로 찾을 수 있음을 보인다.

• 한국정보통신학회논문지
• /
• 제24권2호
• /
• pp.244-251
• /
• 2020

본 논문에서는 UML 다이어그램의 정보를 구문적으로 분석하여 클래스들의 정보를 구조적으로 구축하는 정보 저장소인 '메타 클래스 레포지토리 (MCR)'의 구현 방법을 제시한다. 구문적으로 분석된 클래스의 정보를 구조적으로 구축하기 위하여 수퍼 클래스인 '메타 클래스 (meta-class)'를 정의하고, 이들 메타 클래스들의 컬렉션으로 구성된 레포지토리를 구축하여 정보를 관리한다. 또한, MCR이 보유하고 있는 메타 클래스 정보에 기반하여 클래스에 상응하는 코드를 생성하기 위하여 '코드 생성 엔진 (CGE)'을 설계하여 제시한다. 코드 생성 엔진의 로직을 구성함에 있어서는 클래스에 대한 정보와 프로그래밍 언어의 구문 규칙이 합법적으로 조합되어 코드가 생성되어야 한다. 따라서, 이러한 클래스 다이어그램으로부터 코드를 생성하는 데에 MCR과 CGE가 통합적으로 협력하여 수행될 수 있도록 구현하는 방법을 제시한다. CGR의 동작 메커니즘에 대한 알고리즘을 유한 상태 머신 형태로 제시함으로써 CGE의 로직을 형식화하여 표현함과 동시에 구현 상의 용이함을 취할 수 있게 하였다.

• 한국정보통신학회논문지
• /
• 제25권12호
• /
• pp.1914-1919
• /
• 2021

첨단산업의 발전에 따라 영상처리 하드웨어의 연구는 필수적이고, 실제 칩 동작을 위해서는 게이트 수준의 타이밍 검증이 필요하다. 이를 위해 주로 FPGA 기반 검증이 이루어지는데 기존에는 DDR3 메모리 인터페이스를 적용했지만, 최근에는 FPGA 스펙이 향상되면서 DDR4 메모리가 사용된다. 이 때 기존에 사용하던 메모리 인터페이스를 적용하면 CPU와 메모리의 성능 차이에 의한 신호들의 타이밍 불일치가 발생하기 때문에 사용할 수 없다. 본 논문에서는 기존 인터페이스 시스템 FSM의 State 최적화를 통해 문제를 해결하고, 이 과정에서 AXI Data Width 수정을 통해 데이터 읽기 속도를 2배 증가시킨다. 실제 사례 분석을 위해 Xilinx 사의 SoC보드 중 DDR3 메모리를 사용하는 ZC706과 DDR4 메모리를 사용하는 ZCU106을 사용한다.

• 대한전자공학회논문지TC
• /
• 제42권7호
• /
• pp.27-34
• /
• 2005

Iterative detection은 additive white Gaussian noise(AWGN) channel의 경우 interleaver들을 포함한 조합유한상태머신(concatenated Finite State Machine)들에 대해 근사적으로 optimal solution에 가깝다는 것이 입증되었습니다. 수신단에서 정확한 채널 상태 정보(perfect channel state information)가 얻어질 수 없는 경우 adaptive Iterative detection이 시간적으로 변하거나 또는 부정확한 채널 변수를 다루기위해 필요합니다. Iterative detection과 adaptive iterative detection대한 기본 building block은 각각 Soft-Input Soft-Output (SISO)와adaptive SISO (A-SISO)입니다. SISO와 A-SISO의 complexity은 state memory나 channel memory에 비례해서 지수적으로 증가합니다. 본 논문에서는 Reduced State SISO (RS-SISO) 알고리즘이 A-SISO의 complexity 감소를 위해 적용되어 fading ISI channel을 통한 serially concatenated CPM의 성능이 adaptive iterative detection을 이용하면 터보 코드 같은 성능을 나타내는 것과 또한 RS-A-SISO system이 큰 iterative detection gain을 가지는 것을 보였습니다. RS-A-SISO 알고리즘에 대한 다양한 design option들의 성능을 평가하였으며 성능과 complexity를 비교하였습니다. 또한 보통 AWGN 채널에서 사용되어지는 density evolution 분석기법이 주파수 선택적인 페이딩 채널에서 RS-A-SISO 시스템에서도 좋은 분석기법임을 보였습니다

• 한국음향학회지
• /
• 제40권4호
• /
• pp.330-336
• /
• 2021

양상태 능동 소나에서 수중 표적의 산란 강도는 사용된 신호의 주파수, 표적과 음원사이의 각도를 의미하는 자세각, 표적과 수신기 사이의 각도를 나타내는 양상태각 등의 운용 변수에 따라 다르게 나타난다. 따라서 양상태 소나의 표적 탐지 및 식별 성능은 소나 운용 과정에서 표적, 음원, 그리고 수신기의 위치를 어떻게 변화시키느냐에 따라 그 성능이 달라질 수 있다. 본 연구에서는 양상태 소나 운용 시 자세각을 변화시키는 경우와 양상태각을 변화시키는 경우의 표적 식별 성능을 비교하여 어떤 변수를 변화시키는 것이 유리한지 평가하였다. 속이 비어있는 구와 실린더를 식별하는 시나리오를 가정하였으며, 유한요소법 기반의 음향 산란 시뮬레이션을 이용하여, 서포트 벡터 머신으로 두 표적을 분류하고 정확도를 비교하는 방법으로 성능을 비교하였다. 표적의 산란 신호만을 고려하기 위하여, 해저면 잔향의 효과는 고려하지 않았다. 비교 결과, 자세각을 고정한 상태에서 주파수와 양상태각으로 정의되는 산란 강도를 이용하는 것이 우수한 평균 분류 정확도를 보여주었으며, 이는 양상태 소나를 이용하여 구와 실린더를 식별하고자 하는 경우, 음원의 위치를 고정시킨 상태에서 수신기를 이동하여 양상태각을 변화시키는 것이 표적 식별에 더 효과적임을 보여준다.

• 전자공학회논문지
• /
• 제50권6호
• /
• pp.122-130
• /
• 2013

메모리반도체산업이 성장함에 따라 수요와 공급이 큰 폭으로 증가하고 있다. 그 중 플래시 메모리가 스마트폰, 테블릿PC, SoC(System on Chip)산업에 많이 사용되고 있다. 플래시 메모리는 NOR-형 플래시 메모리와 NAND-형 플래시 메모리로 나뉜다. NOR-형 플래시 메모리는 BIST(Built-In Self Test), BISR(Built-In Self Repair), BIRA(Built-In Redundancy Analysis) 등 많은 연구가 진행되었지만 NAND-형 플래시 메모리 BIST는 연구가 진행되지 않았다. 현재 NAND-형 플래시 메모리 패턴 테스트는 고가의 외부 테스트 장비를 사용하여 테스트를 수행하고 있다. NAND-형 플래시 메모리에서는 블록단위로 소거, 페이지 단위로 읽기, 쓰기 동작이 가능하기 때문에 자체 내장 테스트가 존재하지 않고 외부장비에 의존하고 있다. 고가의 외부 패턴 테스트 장비에 의존해서 테스트를 수행하던 NAND-형 플래시 메모리를 외부 패턴 테스트 장비 없이 패턴 테스트를 수행할 수 있도록 두 가지의 유한 상태 머신 기반 구조를 갖고 있는 BIST를 제안한다.

• 전자공학회논문지
• /
• 제51권3호
• /
• pp.61-71
• /
• 2014

임베디드 시스템의 저장매체 시장의 플래시 메모리의 점유율이 증가되고 반도체 산업이 성장함에 따라 플래시 메모리의 수요와 공급이 큰 폭으로 증가하고 있다. 특히 스마트폰, 테블릿 PC, SSD등 SoC(System on Chip)산업에 많이 사용되고 있다. 플래시 메모리는 셀 배열 구조에 따라 NOR-형과 NAND-형으로 나뉘고 NAND-형은 다시 Cell당 저장 가능한 bit수에 따라서 SLC(Single Level Cell)과 MLC(Multi Level Cell)로 구분된다. NOR-형은 BIST(Bulit-In Self Test), BIRA(Bulit-In Redundancy Analysis)등의 많은 연구가 진행되었지만 NAND-형의 경우 BIST 연구가 적다. 기존의 BIST의 경우 고가의 ATE 등의 외부 장비를 사용하여 테스트를 진행해야한다. 하지만 본 논문은 MLC NAND-형 플래시 메모리를 위해 제안되었던 MLC NAND March(x)알고리즘과 패턴을 사용하며 내부에 필요한 패턴을 내장하여 외부 장비 없이 패턴 테스트가 가능한 유한상태머신(Finite State Machine) 기반구조의 MLC NAND-형 플래시 메모리를 위한 BIST를 제안하여 시스템의 신뢰도 향상과 수율향상을 위한 시도이다.

• 문화기술의 융합
• /
• 제9권6호
• /
• pp.967-971
• /
• 2023

최근에는 다양한 플랫폼 서비스가 인공지능을 활용하여 제공되고 있으며, 그 중 하나로 ChatGPT는 대량의 데이터를 자연어 처리하여 자가 학습 후 답변을 생성하는 역할을 수행하고 있다. ChatGPT는 IT 분야에서 소프트웨어 프로그래밍 분야를 포함하여 다양한 작업을 수행할 수 있는데, 특히 프로그램을 대표하는 C언어를 통해 간단한 프로그램을 생성하고 에러를 수정하는데 도움을 줄 수 있다. 이러한 능력을 토대로 C언어를 기반으로 만들어진 하드웨어 언어인 베릴로그 HDL도 ChatGPT에서 원활한 생성이 예상되지만, 베릴로그 HDL의 합성은 명령문들을 논리회로 구조 형태로 생성하는 것이기에 결과물들의 정상적인 실행 여부를 확인해야 한다. 본 논문에서는 용이한 실험을 위해 규모가 적은 논리회로들을 선택하여 ChatGPT에서 생성된 디지털회로와 인간이 만든 회로들의 결과를 확인하려 한다. 실험 환경은 Xilinx ISE 14.7로 모듈들을 모델링하였으며 xc3s1000 FPGA칩을 사용하여 구현하였다. 구현된 결과물을 FPGA의 사용 면적과 처리 시간을 각각 비교 분석함으로써 ChatGPT의 생성물과 베릴로그 HDL의 생성물의 성능을 비교하였다.