• 제목/요약/키워드: 위상중심오프셋

검색결과 6건 처리시간 0.024초

이원부호의 위상 오프셋과 CDMA 이동 통신에의 응용 (Phase Offset of Binary Code and Its Application to the CDMA Mobile Communications)

  • 송영준;한영열
    • 전자공학회논문지S
    • /
    • 제35S권10호
    • /
    • pp.1-10
    • /
    • 1998
  • Code division multiple access (CDMA) 이동 통신 시스템에서는 각 기지국을 동일 확산 부호의 위상 오프셋(phase offset)을 이용하여 구분하고 있으므로, 이 시스템에서 확산부호의 위상 오프셋을 안다는 것은 매우 중요하다. 부호의 주기가 길지 않을 경우는 한 부호와 이전된 부호 사이의 위상 오프셋은 두 부호를 비교하여 구할 수 있지만, 부호의 주기가 길어지면 이러한 방법으로는 어려움이 따른다. 본 논문은 정수론에 근거한 이원부호의 위상 오프셋 계산 방법을 제안한다. 본 논문에서 중심적 역할을 하는 누산함수를 정의하고, 그들의 관계를 규명한다. 이러한 정수론적 접근 방법에 의하여 유도된 결과들을 이용하여 이원부호의 위상 오프셋 계산이 매우 쉽게 이루어짐을 보인다. CDMA (code diviision multiple access) 이동 통신에의 응용과 위상 오프셋 산출 회로 구현도 논의된다.

  • PDF

GPS 코드의사거리 기반 정밀단독측위(PPP) 알고리즘 개발 및 측위 정확도 평가 (Development and Positioning Accuracy Assessment of Precise Point Positioning Algorithms based on GPS Code-Pseudorange Measurements)

  • 박관동;김지혜;원지혜;김두식
    • 대한공간정보학회지
    • /
    • 제22권1호
    • /
    • pp.47-54
    • /
    • 2014
  • 휴대용 단말에 간편하게 구현 가능하도록 GPS의 코드의사거리 관측치 기반의 정밀단독측위(PPP; Precise Point Positioning) 알고리즘을 개발하고 그 성능을 검증하였다. PPP에 필요한 기본 모델로 그룹 딜레이, 상대성 효과, 위성안테나 위상중심오프셋 보정모델을 적용하였다. 위성 궤도와 시계오차는 IGS(International GNSS Service) 공식 산출물에 최적의 알고리즘을 통해 보간하고, 대류권과 전리층 오차는 각각 과학기술용 GPS 자료처리 소프트웨어로 산출한 참값과 GIM(Global Ionosphere Model)을 사상함수를 적용해 시선방향 오차로 변환해 적용하였다. 개발된 알고리즘을 4일간 테스트한 결과 수평오차는 0.8~1.6m, 수직오차는 1.6~2.2m 수준으로 나타났다. 이는 DGPS 측위결과와 유사한 성능으로 향후 PPP 알고리즘의 추가개선이 이루어질 경우 다양한 측량 및 위치기반서비스 분야에 활용 가능할 것으로 기대된다.

싱글 LC-탱크 전압제어발진기를 갖는 $2{\sim}6GHz$의 광대역 CMOS 주파수 합성기 (A $2{\sim}6GHz$ Wide-band CMOS Frequency Synthesizer With Single LC-tank VCO)

  • 정찬영;유창식
    • 대한전자공학회논문지SD
    • /
    • 제46권9호
    • /
    • pp.74-80
    • /
    • 2009
  • 본 논문은 싱글의 LC-탱크 전압제어발진기(VCO)를 사용한 $2{\sim}6GHz$의 CMOS 주파수 합성기에 관하여 기술하였다. 광대역에서 동작하는 주파수 합성기 설계를 위해 최적화된 로컬발진기(LO) 신호 발생기를 사용하였다. LO 신호 발생기는 LC-탱크 VCO와 이 신호를 분주하고 혼합하는 방법으로 광대역의 주파수에서 동작하도륵 구현하였다. 주파수 합성기는 3차 1-1-1 MASH 타입의 시그마-델타 모듈레이터(SDM)를 사용한 소수 분주 위상잠금루프(PLL)에 기초로 설계되었다. 제안한 주파수 합성기는 $0.18{\mu}m$ CMOS 공정기술을 사용하여 설계하였고, off-chip 루프 필터를 가지고 $0.92mm^2$의 칩 면적을 차지하며, 1.8V 전원에서 36mW 이하의 전력을 소모한다. PLL은 $8{\mu}s$보다 적은 시간에서 록킹을 완료한다. 위상 잡음은 중심 주파수 신호로부터 1MHz 오프셋에서 -110dBc/Hz보다 작다.

13 GHz CMOS 주파수 합성기와 체배기를 이용한 77 GHz 레이더 송신기 설계 (Design of 77 GHz Radar Transmitter Using 13 GHz CMOS Frequency Synthesizer and Multiplier)

  • 송의종;강현상;최규진;;김성균;김병성
    • 한국전자파학회논문지
    • /
    • 제23권11호
    • /
    • pp.1297-1306
    • /
    • 2012
  • 본 논문에서는 77 GHz 차량용 레이더 시스템에 필요한 레이더 송신기를 설계하였다. 130 nm RF CMOS 공정을 이용하여 설계한 13 GHz 주파수 합성기로 6 체배기를 내장한 상용의 화합물 전력 증폭기를 구동하여 77 GHz 송신 신호를 발생시켰다. 13 GHz 주파수 합성기는 6 체배용 전력 증폭기를 구동하기 위해 4 dBm 출력을 내는 주입 잠금 버퍼를 내장하고 있다. 제작한 77 GHz 레이더 송신기 모듈은 주파수 조정 범위 내에서 출력 전력이 최소 13.99 dBm이고, 중심 주파수 대비 기준 스퍼의 크기는 -36.45 dBc이다. 또한, 76.5 GHz 중심 주파수의 1 MHz 오프셋에서 -81 dBc/Hz의 위상 잡음 특성을 보인다.

차량 충돌 방지 레이더 시스템 응용을 위한 77 GHz 도파관 전압 조정 발진기 (77 GHz Waveguide VCO for Anti-collision Radar Applications)

  • 류근관;김성찬
    • 한국정보통신학회논문지
    • /
    • 제18권7호
    • /
    • pp.1652-1656
    • /
    • 2014
  • 본 논문에서는 차량 충돌 방지 레이더 시스템 응용을 위하여 중심 주파수가 77 GHz인 도파관 (waveguide) 전압조정 발진기 (VCO, voltage controlled oscillator)를 구현하였다. 구현된 도파관 전압 조정 발진기는 GaAs 기반의 건다이오드 (Gunn diode)와 버랙터 다이오드 (varactor diode), 도파관 천이기 (waveguide transition), 저역 통과 필터(LPF, low pass filter) 및 공진기 (resonator) 기능을 동시에 수행하는 다이오드의 바이어스 (bias) 포스트 (post)로 구성되어진다. 77 GHz 신호는 동공 (cavity)을 38.50 GHz에서 발진하도록 설계하여 2체배된 신호를 사용하였으며 WR-12에서 WR-10으로 천이되어 출력된다. 도파관 천이기는 77 GHz의 중심주파수에서 1.86 dB의 삽입손실(insertion loss)과 -30.22 dB의 입력반사계수 (S11, input reflection coefficient) 특성을 갖는다. 제작된 도파관 전압조정 발진기는 870 MHz의 대역폭 (bandwidth)과 12.0 dBm ~ 13.75 dBm의 출력 전력 특성을 나타내었다. 위상잡음 특성은 1 MHz 오프셋 (offset)에서 -100.78 dBc/Hz의 우수한 특성을 얻었다.

전압 레귤레이터를 내장한 이동통신용 VCO(Voltage Controlled Oscillator) 설계 (Design of VCO(Voltage Controlled Oscillator) for mobile communication with a built-in voltage regulator)

  • 조현묵
    • 한국음향학회지
    • /
    • 제16권4호
    • /
    • pp.76-84
    • /
    • 1997
  • 본 논문은 이동통신기기의 핵심부품중 하나인 VCO를 IC로 설계한 내용을 기술하였다. 설계한 VCO는 배리캡을 사용한 LC 동조형발진기로 구현하였다. 사용한 발진소자중 인덕터는 실리콘 IC 구현상의 난점[8]으로 인해 외부로 구성하고 나머지부분을 모두 IC화 하였다. 제작하는데 사용된 마스크 수는 15개이며 칩 사이즈는 1150um${\times}$780um이다. 제작한 VCO IC를 테스트한 결과 전원전압 5V에서 제어전압을 1V에서 3V로 변화시킬때 880MHz 영역에서 동작하였으며 주파수 천이는 425KHz/V, 주파수 편이는 1.97MHz/T, 캐리어 레벨은 -7dBm, 전류소모는 16.7mA이었다. 또한, 위상 잡음은 50KHz 오프셋에서 -80dBc/Hz 이며 중심주파수에 대한 하모닉응답은 -41dBm 이다. 향후 송수신단을 단일 칩화하기 위해서는 외부회로도 실리콘 기판위에 구현할 수 있는 실리콘 MMIC[1][8]에 대한 연구가 수행되어야 할 것이다.

  • PDF