• 제목/요약/키워드: 위상도

검색결과 8,767건 처리시간 0.035초

추가적인 부궤환 루프를 가지는 연속 미세 조절 위상 고정루프 (A Continuous Fine-Tuning Phase Locked Loop with Additional Negative Feedback Loop)

  • 최영식
    • 한국정보통신학회논문지
    • /
    • 제20권4호
    • /
    • pp.811-818
    • /
    • 2016
  • 추가적인 부궤환 루프를 가지는 연속 미세 조절 위상 고정루프를 소개하였다. 위상고정루프가 위상이 고정되지 않았을 때 위상고정루프는 연속적인 밴드 선택 루프를 통하여 빠르게 위상을 고정시키는 특성을 가지고 있다. 위상고정루프가 고정 상태에 다다랐을 때 밴드 폭은 미세한 루프를 통해서 좁아진다. 추가적인 부궤환 루프는 안정성과 위상여유 성능을 향상시킨다. 0.18um CMOS 공정으로 제작한 위상고정루프의 결과 측정은 위상 잡음이 742.8MHz 캐리어 주파수로부터 2MHz 오프셋 주파수에서 -109.6dBc/Hz을 보여준다.

I&Q Demodulator를 이용한 RF 고정 위상 제어기 설계 (Design of a RF fixed phase control circuit using I&Q Demodulator)

  • 박웅희;장익수;허준원;강인호
    • 전자공학회논문지D
    • /
    • 제36D권1호
    • /
    • pp.8-14
    • /
    • 1999
  • 고주파에서 사용되는 능동소자들은 입력전력의 세기에 의하여 위상변화량이 달라지게 된다. 특히 증폭기에 사용되는 트랜지스터는 효율을 고려하여 포화영역 근처에서 사용하게 되면, 입력전력의 변화에 따른 위상 변화량이 크게 나타난다. 본 연구는 능동소자를 통과할 때 발생하는 위상변화량을 고정시키는 회로에 관한 것이다. 회로내의 임의의 가변 위상 벼노한기를 이용하여 위상을 변화시킬 시, 입력부에서 커플링 한 기준신호의 위상과 출력부의 비교신호의 위상을 비교하여 회로내의 또 다른 자동 위상 변환기를 동작하여 자동적으로 고정된 위상 변화량을 가진 신호가 출력되는 회로를 제작하였다. 약 10dB 동작 범위에서 위상이 고정됨과 2개 이상의 신호 입력과 FM 신호 입력시에도 전체회로를 통한 위상 변화량이 측정되고 또한 고정될 수 있음을 확인하였다. 실험주파수는 1960 MHz이고, 실험 기판은 두께가 31mil이고 비유전율 3.2인 테플론을 이용하였다.

  • PDF

Ku-Band용 위상 고정 고조파 발진기 설계 (Design of Ku-Band Phase Locked Harmonic Oscillator)

  • 이건준;김영식
    • 한국전자파학회논문지
    • /
    • 제16권1호
    • /
    • pp.49-55
    • /
    • 2005
  • 본 논문에서는 아날로그 위상 고정 루프(PLL: Phase Locked Loop)를 이용한 무선 LAN(Wireless Local Area Network)용 위상 고정 고조파 발진기(PLHO: Phase Locked Harmonic Oscillator)를 설계 및 제작하였다. 이 고조파 발진기는 Ring 공진기, 주파수 동조를 위한 바랙터 다이오드 그리고 위상 고정 루프 회로로 구성된다. 발진기의 8.5 GHz의 기본 주파수는 위상 고정 루프를 위한 귀환 신호로 이용되고 17.0 GHz의 2차 고조파는 출력으로 이용되므로 위상 고정 시스템에서 위상 비교를 위한 주파수 분배기를 한 단계 줄일 수 있다. 위상 비교기로는 샘플링 위상 검출기(SPD: Sampling Phase Detector)를 사용하여 위상고정 루프 회로를 간단히 하였다. 위상고정 고조파 발진기의 발진 출력은 17.0 GHz에서 2.17 dBm, 기본 주파수와 3차 고조파 억압 특성은 각각 -31.5 dBc, -29.0 dBc이다. 위상잡음은 각각 -87.6 dBc/Hz at 1 kHz와 -95.4 dBc/Hz at 10 kHz이다.

위상이동 간섭계를 이용한 $Si_3N_4$ 박막의 두께 분포 측정 (Measurement of Thickness Distribution of $Si_3N_4$ Membrane Using Phase-Shifting Interferometer)

  • 이정현;정승준;강전웅;전윤성;홍정기
    • 비파괴검사학회지
    • /
    • 제25권2호
    • /
    • pp.67-73
    • /
    • 2005
  • 레이저 간섭계를 이용하여 수백 나노미터 정도의 박막 두께를 측정하였다. 마흐-젠더 간섭계로 실험장치를 구성하고 위상이동법을 통해 박막을 투과할 때 생기는 위상지연을 측정하였다. 광휘 상관 모델을 적용하여 위상 이동법의 단점인 위상이동 오차가 보정된 위상도를 측정하였다. 기존에는 고려되지 않았던 공간적 위상 이동오차를 보정하기 위하여 최소자승법을 이용하여 위상 기준면을 추정하였다. 이 방법으로 미세한 위상지연을 측정해야 하는 100nm $Si_3N_4$ 박막시료의 두께를 5nm의 정밀도로 측정할 수 있었다.

저위상잡음을 갖는 X-band용 위상고정 유전체 공진 발진기의 설계 및 제작 (Design of Phase Locked Dielectric Resonator Oscillator with Low Phase Noise for X-band)

  • 류근관
    • 한국정보통신학회논문지
    • /
    • 제8권1호
    • /
    • pp.34-40
    • /
    • 2004
  • 본 논문에서는 X-band용 저위상잡음을 갖는 위상고정 유전체 공진 발진기를 설계 및 제작하였다. 위상고정 유전체 공진 발진기의 루프대역 내의 위상잡음을 개선하기 위해서 샘플링위상비교기(Sampling Phase Detector)를 사용하여 전압제어 유전체 공진 발진기를 고안정의 기준주파수에 위상 고정시켰으며 루프대역 밖의 위상잡음을 개선하기 위해서 고임피던스 변환기를 이용한 낮은 위상잡음의 전압제어 발진기를 설계하였다. 제작된 위상고정 유전체 공진 발진기는 51.67㏈c의 고조파 억압특성을 가지고 있으며 공급전력은 1.95W 이하를 필요로 한다. 위상잡음은 상온에서 -107.17㏈c/Hz $\circleda$10KHz와 -113.0㏈c/Hz $\circleda$100KHz의 우수한 특성을 나타내었으며 출력전력은 $-20 ∼ +70^{\circ}C$의 온도 범위에서 13.0㏈m${\pm}$0.33㏈의 안정된 특성을 나타내었다.

지연된 n-탭 상승 에지 클럭을 이용한 위상 오차 검출기의 설계와 DP-PLL에의 적용 (The design of phase error detector based on delayed n-tap rising edge clock:It's DP-PLL system application)

  • 박군종;구광일;윤정현;윤대희;차일환
    • 한국통신학회논문지
    • /
    • 제23권4호
    • /
    • pp.1100-1112
    • /
    • 1998
  • 본 연구에서 망동기 시스템의 동기 기준 클럭과 시스템 클럭간에 발생하는 위상 오차를 최소화하기 위한 새로운 위상 오차 검출방식이 제안되었고 이 방식을 디지털 처리 위상 동기 루프(digital processing phase locked loop:DP-PLL) 시스템에 적용하였다. 두 클럭간에 발생하는 위상 오차는 지연된 n-탭 상승 에지 클럭으로 구성한 위상 오차 검출기에 의해 위상 오차 변이 (PEV:Phase Error Variation)로 출력된다. 위상 오차 변이는 5ns해상도로 검출되며 검출된 위상 오차 변이는 알고리즘에 의해 최적의 D/A변환기 계수를 추적하면서 위상 동기를 유지한다. 실험결과 위상 검출기는 빠르고 정확한 위상 추적 특성을 갖고 있으며 루프제어 알고리즘은 우수한 지터 억압 특성을 나타내었다.

  • PDF

영점검출을 이용한 광섬유형 전자 스페클 패턴 간섭계의 위상이동 (Phase-Shifting System Using Zero-Crossing Detection for use in Fiber-Optic ESPI)

  • 박형준;송민호;이준호
    • 한국광학회지
    • /
    • 제16권6호
    • /
    • pp.516-520
    • /
    • 2005
  • 본 논문에서는 광섬유형 전자 스페클 패턴 간섭계에 적용할 효과적인 위상이동 방법을 제안한다. 광섬유 마이켈슨 간섭계에 4$\pi$ 위상변조를 주기적으로 가하면서 각각 $\pi$의 위상차이를 갖는 4개의 영점위치를 검출하여 CCD 카메라의 이미지 취득신호를 생성한다. 이 신호에 따라 얻어지는 스페클 패턴은 위상추출 과정에 필요한 $\pi$/2 위상차이를 갖게 되며 후처리를 통하여 측정 대상체의 3차원적인 표면 위상정보를 얻게 된다. 환경적인 외란에 비하여 충분히 빠른 위상변조를 가할 경우 귀환제어 없이 빠르고 정확하게 $\pi$/2 위상 이동에 따른 CCD 동작신호를 생성할 수 있었으며, 위상변조기의 비선형적인 동작특성에 영향 받지 않는 실험결과를 얻을 수 있었다. 실험을 통하여 100 Hz의 영상 취득 속도를 얻었고, 25 Hz의 위상변조를 가할 때 출력 위상계단 신호의 오차는 0.6 mrad이었다.

준밀리미터파대 위성통신용 4-bit 디지털 위상변위기의 설계 (Design of a 4-bit Digital Phase Shifter in Quasimillimeter Wave Band for Satellite Communication)

  • 신동환;임인성;김우재;민경일;오승엽
    • 한국전자파학회논문지
    • /
    • 제10권3호
    • /
    • pp.461-470
    • /
    • 1999
  • 준밀리미터파 위성통신 수신용 단말기에 사용되는 위상 배열 안테나에서 안테나 각각의 소자들에 위상차를 주기 위해 사용되는 20 GHz 대역 4-bit 디지털 위상변위기를 pin 다이오드를 이용하여 설계, 제작하였다. 180$^{\circ}$와 90$^{\circ}$위상차를 얻기 위해 링 하이브리드를 이용한 반사형 위상변위기를 설계 제작하였고, 45$^{\circ}$와 22.5$^{\circ}$위상변위기는 부하 선로형으로 설계 제작하여 가장 적은 수의 개수인 8개의 pin 다이오드를 이용하여 위상변위기를 구현할 수 있었다. 제작된 위상변위기는 중심주파수인 20GHz에서 16개의 위상 비트의 평균 위상 오차가 3$^{\circ}$, 최대 위상 오차 6.2$^{\circ}$, 그리고 평균 삽입 손실 6.92dB인 측정 결과를 나타내었다.

  • PDF

M-ary APSK 변조 방식의 위상잡음 영향 분석 (Performance Analysis of M-ary APSK Modulation Method in the Presence of Phase Noise)

  • 김영완
    • 한국정보통신학회논문지
    • /
    • 제18권7호
    • /
    • pp.1511-1517
    • /
    • 2014
  • 본 논문에서는 M-ary APSK 변조 방식을 사용하는 통신시스템의 위상잡음에 의한 영향을 모의 해석 모델을 사용하여 분석한다. APSK 고차 변조 방식에 대한 위상잡음 영향은 APSK 신호 성상도를 고려하여 모델링하며, PSK 저차 변조 신호에 대한 해석적 모델과 비교 평가하여 모의 해석 모델의 적합성을 평가한다. 평가된 모의 해석 모델을 사용하여 APSK변조 신호에 대한 위상잡음 영향을 분석한다. PSK 저차 변조 신호의 위상잡음에 대한 해석적 모델 결과와 모의 해석 모델의 결과는 1% 이내의 일치하는 특성을 나타내었으며, 적합한 M-ary APSK 변조 신호에 대한 위상잡음의 영향 정도를 제시한다. 아울러, 시스템 설계 및 서비스 성능 평가에 적용할 수 있는 위상잡음에 의한 통신서비스의 열화 정도에 대한 위상잡음의 신호대 잡음비를 산출하여 제시한다.

51-위상 출력 클록을 가지는 CMOS 위상 고정 루프 (A CMOS Phase-Locked Loop with 51-Phase Output Clock)

  • 이필호;장영찬
    • 한국정보통신학회논문지
    • /
    • 제18권2호
    • /
    • pp.408-414
    • /
    • 2014
  • 본 논문에서는 125 MHz 목표 주파수의 51-위상 출력 클록을 가지는 전하 펌프 위상 고정 루프(PLL)를 제안한다. 제안된 위상 고정 루프는 51-위상 클록을 출력하면서 최대 동작 주파수를 확보하기 위해 세 개의 전압 제어 발진기(VCO)를 사용한다. 17 단의 지연 소자는 각각의 전압 제어 발진기를 구성하며, 51-위상 클록 사이의 위상 오차를 줄이는 저항 평준화 구조는 세 개의 전압 제어 발진기를 결합시킨다. 제안된 위상 고정 루프는 공급전압 1.0 V의 65 nm 1-poly 9-metal CMOS 공정을 사용한다. 동작 주파수 125 MHz에서 시뮬레이션된 출력 클록의 peak-to-peak 지터는 0.82 ps이다. 51-위상 출력 클록의 차동 비선형성(DNL)과 적분 비선형성(INL)은 각각 -0.013/+0.012 LSB와 -0.033/+0.041 LSB이다. 동작 주파수 범위는 15 ~ 210 MHz이다. 구현된 위상 고정 루프의 면적과 전력 소모는 각각 $580{\times}160{\mu}m^2$과 3.48 mW이다.