• Journal of the Korean Vacuum Society
• /
• v.21 no.6
• /
• pp.301-311
• /
• 2012

Discharge property of plasma jet devices is investigated for the application to the doping processes of crystalline solar cells and others. Current-voltage characteristics are shown as the typical normal-glow discharge in the various gas pressure of plasma jets, such as in the atmospheric plasma jets of Ar-discharge, in the ambient pressure of atmospheric discharge, and in the ambient Ar-pressure of Ar-discharge. The discharge voltage of atmospheric plasma jet is required as low as about 2.5 kV while the operation voltage of low pressure below 200 Torr is low as about 1 kV in the discharge of atmospheric and Ar plasma jets. With a single channel plasma jet, the irradiated plasma current on the doped silicon wafer is obtained high as the range of 10~50 mA. The temperature increasement of wafer is normally about $200^{\circ}C$. In the result of silicon wafers doped by phosphoric acid with irradiating the plasma jets, the doping profiles of phosphorus atoms shows the possibility of plasma jet doping on solar cells.

• ETRI Journal
• /
• v.11 no.4
• /
• pp.50-56
• /
• 1989

초고집적 반도체 제조에 널리 쓰이고 있는 티타늄 실리사이드 박막의 형성 조건에 따른 특성을 분석하였다. 실리콘 웨이퍼 위에 티타늄 박막을 스퍼터링 방식으로 증착하고, 급속 열처리(RTA) 방식으로 실리사이드화 온도 및 시간을 변화시켰다. 박막의 깊이에 따른 조성변화를 측정하기 위하여 AES 및 RBS 분석을, 결정구조의 분석을 위하여 XRD를, 전기적 특성을 평가하기 위하여 4-point probe로 면저항($R_s$)을측정하였다. 열처러 온도가 $500^{\circ}C$에서 부터 티타늄과 실리콘의 혼합이 일어나기 시작하여, $600~700^{\circ}C$에서는 거의 대부분의 티타늄이 2배 정도의 실리콘과 $Tisi_2$ 형성에 필요한 조성을 이루었으나, 반도체 공정에서 목표로 하는 전기전도성을 가지는 C54 $Tisi_2$ 결정구조를 형성하기 위해서는 $700^{\circ}C$이상에서 30초 이상의 열처리 조건이 필요하였다. 특히 열처리전에 이입되기 쉬운 산소 및 질소 등이 티타늄과 실리콘의 혼합과 실리사이드 결정화에 중요한 영향을 미치며, 이를 방지하기 위하여 티타늄 표면을 비정질 실리콘으로 덮은 경우에 C54 $Tisi_2$의 형성이 쉽게 이루어지는 효과가 관찰되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.518-518
• /
• 2012

공정 수율 향상을 위한 웨이퍼의 대면적화는 공정 반응용기의 부피변화를 수반한다. 반응용기의 부피가 커지면 플라즈마 내의 전자와 이온이 손실되는 면적이 증가하게 되고, 그 결과 공정결과에 직접적으로 영향을 미치는 전자온도와 전자밀도가 떨어지게 된다. 이렇게 변화된 플라즈마 변수들을 원래의 값으로 되돌리기 위해서는 인가전력, 실험압력, 유량과 같은 외부변수들이 조절되어야 하는데, 공간 평균 모델(global model) 식을 이용하여 외부변수들의 변량을 계산할 수가 있다. 본 연구에서는 부피가 다른 두 반응용기에서의 플라즈마 변수 진단을 통해서 부피가 커진 환경에서의 전자온도와 전자밀도가 떨어지는 현상을 관찰하였고, 공간 평균 모델로 계산된 외부변수들의 변량을 적용하였을 때 원래의 값으로 가까워 지는 경향을 볼 수가 있었다. 이렇게 같은 공정 결과를 얻기 위한 외부변수들의 변량을 간단히 계산함으로써 대면적화가 되었을 때 외부변수들을 얼마나 변화시켜야 하는지에 대한 일반적인 방향을 제시해 줄 수 있다.

• Proceedings of the KAIS Fall Conference
• /
• 2001.05a
• /
• pp.269-272
• /
• 2001

실리콘 마이크로머시닝 기술과 바이폴라 공정으로 집적화된 압력센서를 제작하고 동작특성 평가를 수행하였다. 센서부 보상파라미터를 추출하였고 트리밍 공정을 통하여 출력전압의 보상을 수행하였다. 센서 특성은 압저항 위치, 마스크 정렬 오차, 다이어프램 정밀두께제어 정도, 보호막의 과도식각 정도 등에 의하여 민감하게 좌우됨을 알 수 있었다. 웨이퍼별 샘플추출을 통하여 센서부 감도는 평균 0.653mV/kPa, 감도의 온도계수는 -2078.8ppm/℃, 옵셋 전압은 30.78mV, 옵셋전압의 온도계수는 32.11㎶/℃로 측정되었다. 추출된 샘플의 다이어프램 두께오차는 27±2.5㎛였다. 센서부 특성평가 결과를 통하여 신호처리회로의 옵셋 및 스팬보상, 온도보상을 위한 트리밍 공정을 수행한 결과 개발사양을 만족하는 결과를 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.209-209
• /
• 2011

플라즈마 공정에 있어 챔버 및 웨이퍼의 표면 상태변화는 공정 결과에 큰 영향을 끼치게 된다. 챔버 표면에 대한 연구는 많이 진행되어 있지만 대부분의 연구가 챔버 표면에서 일어나는 화학적 반응에 초점을 맞추고 있다. 본 연구에서는 플라즈마 상태 변화에 따른 챔버 표면물질의 전기적 특성 변화를 관찰하였다. 프로브 표면에 Al2O3로 코팅을 하고 플라즈마에 삽입 후 AC 하모닉법을 이용하여 실시간으로 표면의 축전용량을 측정하였다. 그 결과 표면의 축전용량은 플라즈마에 인가한 전력과 표면이 플라즈마에 노출된 시간에 따라 변하는 것이 관찰되었다. 플라즈마에 인가된 전력이 증가되면 처음에는 급격이 축전용량이 증가하였고, 그 후 시간이 지날수록 천천히 수렴되었다. 유전물질의 축전용량은 그 물질의 온도와 연관이 있다. 실험 결과로 미루어 보았을 때, 플라즈마에서의 표면의 축전용량의 변화는 플라즈마로부터 표면으로의 열전달에 의한 표면의 온도 변화에 의한 것으로 이해할 수 있다. 특히, 쉬스에서 가속되는 이온의 포격에 의해 표면 격자가 크게 진동하면서서 일반적인 온도 변화에 의한 축전용량의 변화보다 더 큰 변화가 일어난 것으로 추정된다. 공정에 사용되는 많은 챔버의 표면이나 전극의 표면은 유전체로 코팅되어 있다. 이 유전체의 특성이 온도에 의해 변하게 되면 챔버의 전기적인 특성이 변하게 되어 임피던스 매칭 조건에 변화를 가져온다. 그 결과 플라즈마의 특성도 바뀌게 되어 공정 결과에 영향을 미치게 된다. 그러므로 챔버 표면의 유전특성을 관찰하고 제어하는 것이 플라즈마의 특성을 유지시키는데 중요하다고 할 수 있다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2006.06a
• /
• pp.214-217
• /
• 2006

p-type 비정질 실리콘 에미터와 n-type 실리콘 기판의 계면에 intrinsic 비정질 실리콘을 증착함으로써 계면의 재결합을 억제하여 20%가 넘는 효율을 보이는 이종접합 태양전지가 Sanyo에 의해 처음 제시된 후 intrinsic layer에 대한 연구가 많이 진행되어 왔다. 하지만 p-type wafer의 경우는 n-type에 비해 intrinsic buffer의 효과가 미미하거나 오히려 특성을 저하시킨다는 보고가 있으며 그 이유로는 minority carrier에 대한 barrier가 상대적으로 낮다는 것과 partial epitaxy가 발생하기 때문으로 알려져 있다. 본 연구에서는 partial epitaxy를 억제하기 위한 방법으로 증착 온도를 낮추고 QSSPC를 사용하여 minority carrier lifetime을 측정함으로써 각 온도에 따른 passivation 특성을 평가하였다. 또한 SiH4에 H2를 섞어서 증착하였을 경우 각 dilution ratio(H2 flow/SiH4 flow)에서의 passivation 특성 또한 평가하였다. 기판 온도 $100^{\circ}C$에서 증착된 샘플의 lifetime이 가장 길었으며 그 이하와 이상에서는 lifetime이 감소하는 경향을 보였다 낮은 온도에서는 박막 자체의 결함이 증가하였기 때문이며 높은 온도에서는 partial epitaxy의 영향으로 추정된다. H2 dilution을 하여 증착한 샘플의 경우 SiH4만 가지고 증착한 샘플보다 훨씬 높은 lifetime을 가졌다 이 또한 박막 FT-IR결과로부터 H2 dilution을 한 경우 compact한 박막이 형성되는 것을 확인할 수 있었는데 radical mobility 증가에 의한 박막 특성 향상이 원인으로 생각된다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.25 no.8
• /
• pp.808-820
• /
• 2014

In this paper, we fabricated two on-wafer type DUT(Device-Under-Test)s; a 10-dB attenuator and an amplifier using commercially available MMIC and we proposed the measurement method of the noise parameters for the two fabricated DUTs. Since the 10-dB attenuator DUT is a passive device, its noise parameters can be accurately determined when its S-parameters are measured. In the case of the amplifier DUT, its noise parameters are available in the datasheet. Hence, the measured noise parameters using the proposed method can be assessed by comparing with the known noise parameters. The noise parameter measurement method having been presented by the authors requires the S-parameters of the 8-port network used in the measurement and limited to coaxial type DUTs. When on-wafer probes are included in the 8-port network, the 8-port S-parameters requires the measurements with different kinds of connectors. In this paper, we obtained the 8-port S-parameters using the Smart-Cal function in the network analyzer. The measured noise parameters shows about ${\pm}0.2dB$ fluctuations for $NF_{min}$. Other noise parameters with the frequency change show good agreement with the expected results.

• Journal of IKEEE
• /
• v.3 no.1 s.4
• /
• pp.109-117
• /
• 1999

This paper describes the quick and precise control of the wafer temperature essential in rapid thermal processing(RTP). The bang-bang plus PID controller structure is introduced to satisfy rapid ramp-up rate and reduce overshoot and steady state error. The controller employs the PID action when the magnitude of the error between reference signal and the output temperature signal is smaller than some prescribed value. To find PID gains, the plant(autoregressive) model is first identified and Kappa-Tau tuning rule is used. The developed controller is applied to experimental RTP apparatus, and performances are evaluated.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.122.2-122.2
• /
• 2015

n-type 실리콘은 p-type과 비교하여 더 높은 소수캐리어 lifetime 으로 금속 불순물에 대하여 더 좋은 내성을 갖는다. 고효율 실리콘 태양전지를 위하여 p-type 웨이퍼를 n-type으로 교체하여 빛을 조사했을 때, 광전자들이 형성되어 p-type과 비교하여 더 좋은 lifetime 안정성을 갖는다. n-type 태양전지의 전면 전극은 AgAl paste로 형성하였다. AgAl 페이스트는 소성 온도와 밀접하게 관련되어 전극의 접합 깊이에 영향을 미친다. p+ emitter 층에 파고드는 금속 접촉의 최적화된 깊이는 접촉 저항에 영향을 미치는 중요한 요소이다. 본 연구에서는 소성 조건을 변화시킴으로써, 금속 깊이의 효과적인 형성을 위한 소성 조건을 최적화하였다. $670^{\circ}C$ 이하의 온도에서 소성을 진행 하였을 때, 충분한 접촉 깊이를 형성하지 못하여 높은 접촉저항을 갖는다. 소성 온도가 증가함에 따라, 접촉 저항은 감소하였다. 최적 소성 온도 $865^{\circ}C$에서 측정된 접촉저항은 $5.99mWcm^2$이다. $900^{\circ}C$ 이상에서 contact junction은 emitter를 통과하여 실리콘과 결합하였다. 그 결과로 접촉저항 shunt가 발생한다.

• Journal of the Korean Vacuum Society
• /
• v.11 no.4
• /
• pp.249-255
• /
• 2002

For a formation of membrane structures, single crystal silicon wafers have been anisotropically etched with solutions of KOH and KOH-IPA. The etching rate was observed to be strongly dependent upon the etchant temperature and concentration. Mask patterns for the etching experiment was aligned to incline $45^{\circ}$on the primary flat of the silicon wafer. The different etching characteristics were observed according to pattern directions and etchant concentration. When the KOH concentration was fixed to 20 wt%, the U-groove etching shape was observed for the etching temperature of above $80^{\circ}C$, and V-groove shapes observed at below $80^{\circ}C$. Hillocks, which were generated at the etched silicon surfaces, has been decreased as the increasing of the etchant temperature and concentration.