• 전자공학회논문지SC
• /
• 제38권1호
• /
• pp.27-34
• /
• 2001

[ $GF(2^m)$ ]의 기약 3항식인 $x^m+x+1$을 이용한 승산기 알고리즘은 Mastrovito에 의해 제안되었다. 본 논문에서는 기약 3항식 $x^m+x+1$에서 1$GF(2^m)$상의 원시 기약 3 항식을 전개하여 회로를 간략화 하였으며, 제안된 승산기 설계는 규칙적이며 모듈러 구조, 그리고 간단한 제어신호를 요하기 때문에 VLSI 실현이 용이하다고 사료된다.

• 한국통신학회논문지
• /
• 제27권6A호
• /
• pp.533-539
• /
• 2002

터보부호는 반복복호 수와 인터리버 크기가 증가할수록 AWGN 채널환경에서 BER 성능이 향상된다는 것은 잘 알려진 사실이다. 그러나 반복복호 수와 인터리버 크기가 증가하면 상대적으로 복호 과정에서 복호지연과 계산량이 증가하게 된다. 또한 임의의 SM에서는 더 이상 BER 성능의 향상이 없는 flattening effect 현상이 발생하기 때문에 오류정정 능력의 한계에 도달하는 큰 단점을 가진다. 따라서 본 논문에서는 터보부호의 flattening effect 현상을 개선시키기 위해서 두 구성부호기의 구속장 뿐만아니라 생성다항식 자체도 서로 다르게 구성한 새로운 비대칭 구조를 갖는 터보부호를 제안한다. 제안된 비대칭 터보부호는 각각의 구성부호기의 생성다항식을 원시다항식과 소수다항식을 혼합한 형태로 구성하였고 구속장도 서로 다르게 구성하여 다양한 구조와 다양한 유효자유거리(effective free distance)를 갖도록 구성하였다. 제안된 비대칭 터보부호는 부호율이 1/3일 때 log-MAP 복호방법을 이용하여 상대적으로 작은 프레임(128. 256)과 큰 프레임(512, 1024)으로 인터리버 크기를 조절하면서 그 성능을 분석하였다. 모의실험 결과, 기존의 터보부호에 비해서 $10^{-4}$의 BER 영역에서 작은 프레임의 경우에 1.7dB~2.5dB이상의 우수한 성능을 나타냈으며 큰 프레임의 경우에 2.0dB~2.5dB 이상의 우수한 성능을 나타냄을 확인할 수 있었고 flattening effect 현상의 개선효과가 있음을 확인할 수 있었다.

• 전자공학회논문지SC
• /
• 제37권4호
• /
• pp.35-41
• /
• 2000

본 논문에서는 유한체 GF(2/sup m/)상에서 두 다항식의 승산 알고리즘을 제시하였다. 이 알고리즘은 반복적인 배열로 병렬 승산을 효과적으로 실현하며, 동일한 시간에 고속 동작을 실현한다. 제시된 승산기는 승산연산부와 mod연산부, 원시 기약다항식연산부로 구성하였다. 승산연산부는 멀티플렉서, X-OR게이트, AND게이트, MUX로 구성하였으며, mod연산부는 AND게이트, X-OR게이트로 구성하였다. 또한 본 논문에서 제시한 승산에는 효과적인 파이프형을 도입하였다. 도출된 모든 승산기는 고속 동작하며, 회로 복잡성이 감소한다. 셀들의 내부결선도는 VLSI 실현에 적합하도록 규칙적으로 구성되었다.

• 전자공학회논문지C
• /
• 제36C권8호
• /
• pp.35-45
• /
• 1999

본 논문에서는 $GF(p^m)$상에서 두 다항식의 가산 및 승산 알고리즘을 제시하였고, 가산 및 승산 알고리즘을 수행하는 전류 모드 CMOS에 의한 $GF(4^3)$상의 직렬 입력-병렬 출력 모듈 구조의 4치 연산기를 구현하였다. 제시된 전류 모드 CMOS 4치 연산기는 가산/승산 선택 회로, mod(4) 승산 연산 회로, mod(4) 가산 연산 회로를 2개 연결하여 구성한 MOD 연산회로, mod(4) 승산 연산 회로와 동일하게 동작하는 원시 기약 다항식 연산 회로에 의해 구현하였으며, PSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작 특성을 보였다. 제시된 회로들의 시뮬레이션은 $2{\mu}m$ CMOS 기술을 이용하고, 단위 전류를 $15{\mu}A$로 하였으며, VDD 전압은 3.3V을 사용하였다. 본 논문에서 제시한 전류 모드 CMOS의 4치 연산기는 회선 경로 선택의 규칙성, 간단성, 셀 배열에 의한 모듈성의 이점을 가지며, 특히 차수 m이 증가하는 유한체상의 두 다항식의 가산 및 승산에서 확장성을 가지므로 VLSI화 실현에 적합할 것으로 생각된다.

• 한국정보통신학회논문지
• /
• 제13권10호
• /
• pp.2129-2139
• /
• 2009

본 논문에서는 셀룰라 오토마타를 이용하여 테스트되는 회로에 상관없이 마지막 테스트 압축치가 일정하게 되도록 조직함으로써 오류를 진단한다. 이 방법은 셀룰라 오토마타를 이용한 테스트 절차를 간결하고 명확하게 한다. 그리고 셀룰라 오토마타의 상태전이 행렬의 역행렬을 사용하여 오류가 있는 입력수열의 오류를 탐지한다.

• 한국전자통신학회논문지
• /
• 제17권2호
• /
• pp.333-342
• /
• 2022

셀룰라 오토마타(이하 CA)는 이산적이고 추상적인 계산 모델로 다양한 분야에서 적용되고 있다. 우수한 의사 난수열 생성기로 적용 가능한 CA는 최근에 암호 시스템의 기본 요소로 발전했다. CA 기반 스트림 암호에 대한 여러 연구가 수행되었으며 적절한 CA 규칙이 사용되는 경우 CA의 이웃의 반경이 증가될 때, 암호화 강도가 증가됨이 관찰되었다. 본 논문에서는 1차원 의사 난수열 생성기(PRNG)로 응용될 수 있는 CA 중 1차원 5-이웃 CA를 이웃의 연결 상태에 따라 분류하고, 특성다항식의 점화관계를 구한다. 또한 1차원 3-이웃 90/150 CA의 상태 전이행렬을 이용하여 이웃의 반경을 2로 증가시킨 비대칭 5-이웃 선형 MLCA를 합성 알고리즘을 제안한다.

• 전자공학회논문지SC
• /
• 제41권6호
• /
• pp.27-35
• /
• 2004

유한 필드, 즉 Galois 필드는 에러 정정 코드, 디지털 신호처리, 암호법(cryptography)와 같은 광범위한 응용 분야에 사용되고 있다. 이 응용들은 종종 GF(2/sup m/)에서 지수제곱 연산을 필요로 한다. 기존에 제안되었던 방법들은 지수제곱 연산을 반복, 순환적인 곱셈으로 구현하여 계산시간이 많이 걸리거나, 또는 구현 시 하드웨어 구조가 복잡하여 하드웨어 비용이 큰 경우가 많았다. 본 논문에서는 지수제곱 연산을 하는 효과적인 방법을 제안하고 이를 VHDL로 구현하였다. 이 회로는 지수의 각 비트에 해당하는 곱셈 항들을 계산하고 이 들을 곱함으로써 지수제곱 연산을 계산한다. 과거에는 이 알고리즘이 원시 다항식의 근의 지수제곱 연산을 계산하는 데 사용되는 것으로 국한되어 있었으나, 본 논문에서는 이 알고리즘을 GF(2/sup m/)의 임의의 원소의 지수제곱 연산으로 확장하였다.

• 한국전자통신학회논문지
• /
• 제15권6호
• /
• pp.1105-1112
• /
• 2020

1차원 3-이웃 셀룰라 오토마타(Cellular Automata, 이하 CA) 기반의 의사난수 생성기는 시스템의 성능을 평가하기 위한 테스트 패턴 생성과 암호 시스템의 키수열 생성기 등에 많이 응용되고 있다. 본 논문에서는 더 복잡하고 혼돈스러운 수열을 생성할 수 있는 CA기반의 키 수열 생성기를 설계하기 위해 각 셀의 상태전이에 영향을 주는 이웃을 5개로 확장한 1차원 대칭 5-이웃 CA에 대해 연구한다. 특히 대칭 5-이웃 CA를 합성하기 위해 Krylov 행렬을 이용하는 대수적인 방법과 Cho et al.의 알고리즘을 기반으로 한 1차원 n셀 대칭 5-이웃 CA 합성 알고리즘을 제안한다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.67-74
• /
• 2005

암호화 시스템은 다양한 표준으로 인해 하드웨어 구성에 많은 어려움이 있다. 본 논문에서는 다양한 암호화 규격을 수용할 수 있는 재구성 가능한 타원 곡선 암호화 프로세서 구조를 제안한다. 제안된 프로세서 구조는 32bit 크기의 입출력 포트와 내부 버스를 가지며 유한체 연산 장치(AU), 입력/출력 장치(IOU), 레지스터 파일 그리고 프로그램이 가능한 제어 장치(CU)로 이루어져 있다. 제어 장치의 ROM에 저장되어 있는 마이크로 코드에 의하여 프로세서에서 사용할 키의 길이와 원시 다항식이 결정된다 마이크로 코드는 사용자가 프로세서 내부 ROM에 프로그래밍을 통해 저장할 수 있다. 프로세서 내부의 각 장치는 32 bit 크기의 버스로 연결되어 있어 타원 곡선 암호 규격에 무관하게 동작이 가능하므로 32bit 규격의 입출력 포트만 가지고 있으면 새로운 장치로 교체가 가능한 모듈 구조를 갖고 있다. 따라서 소프트웨어적으로 새로운 마이크로 코드를 프로그래밍하고 하드웨어적으로는 필요한 연산 장치의 교체를 통하여 다양한 타원 곡선 암호 체계에 응용될 수 있다. 본 논문에서는 제안된 프로세서 구조를 이용하여 타원곡선 암호화 프로세서를 구현하였으며 그 결과를 기존의 암호화 프로세서와 비교하였다.

• 한국통신학회논문지
• /
• 제37권6A호
• /
• pp.438-449
• /
• 2012

본 논문에서는 다양한 CRC 코드의 성능분석을 기반으로 새로운 VHF 대역 해양 무선통신용 최적 CRC-p 코드를 제안한다. 이를 위해, 먼저 CRC 코드의 부호어 길이의 변화에 따른 미검출 오류확률과 최소해밍거리를 구하는 방법을 기술한다. 즉 순회 해밍코드나 원시 BCH 코드의 쌍대코드가 최대장 코드가 되는 것을 이용해서 천이 레지스터에 의한 간단한 회로구성으로 무게분포와 미검출 오류확률을 계산하는 방법과 MacWilliam의 항등식에 의한 최소해밍거리를 계산하는 방법을 제시한다. 다음으로 VHF 대역 해양 무선통신 시스템의 전송 프레임의 구성과 주요 통신 파라미터의 규격을 제시하고, 기존의 연구된 다양한 CRC 코드의 생성다항식을 대상으로 미검출 오류확률과 최소해밍거리의 결과를 기반으로 새로운 CRC-p 코드를 선정하고, 라이시안 해양 채널모델과 ${\pi}$/4-DQPSK 변복조기에 의한 비트오류율(BER)의 모의실험 결과를 통해 성능을 검증한다.