• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04c
• /
• pp.271-273
• /
• 2003

본 논문에서는 바 코드리더로 그 정보를 읽어 낼 수 있지만, 시각적인 인쇄오류가 있는 바 코드를 고속으로 검출해 내는 방법을 제안한다. 바 코드는 해당 제품의 제품정보 및 키를 저장하기 위하여 주로 사용되어 왔다. 근래에 들어 바 코드의 활용범위가 점점 넓어지게 되면서 잘못 인쇄된 바 코드로 인하여 차후에 발생할 수 있는 시간적 경제적 손실을 줄이기 위하여 인쇄된 바 코드가 공장에서 나가기 전에 바 코드가 정확하게 인쇄되었는지를 검사하는 것이 중요하게 되었다. 특히 상품이 아니라 고객카드와 같이 바 코드 소유자의 정보를 저장하는 수단으로도 활용하는 경우는 개인이 자신의 카드를 소지하게 되므로 바 코드에 담겨있는 정보도 중요하지만 바 코드의 인쇄상태 또한 중요하다. 이는 바 코드리더로 제대로 읽혀진다 하더라도 시각적인 인쇄오류가 있는 경우 해당 고객으로부터 불만을 사게 되고 새 카드로 교체를 요구받게 되기 때문이다. 이 경우 회사의 이미지 실추는 물론 카드 교체에 따른 시간적 경제적 손실을 보게된다. 이에 본 논문에서는 바 코드의 높이가 모두 동일한 1차원(선형)바 코드를 대상으로 바 코드의 열 동질성을 이용한 시각적인 인쇄오류가 있는 바 코드를 검출해 내는 방법을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.535-537
• /
• 2005

디지털 신호 및 전송부호의 오류검출에는 예전부터 패리티 체크가 사용되어 왔다. 그러나 패리티 체크 기법은 구현 및 알고리즘이 단순, 간결한 우수성이 있지만 특정 데이터 비트의 경우 오류 검출이 불가능하다는 문제점을 가지고 있다. 이후 패리티 체크 기법은 해밍 코드 및 채널 오류 정정을 위한 LDPC 코드와 같은 다양한 오류검출 및 정정 알고리즘에 적용되어 발전되어 왔으며, 그 중 LDPC 코드의 bit-flipping 알고리즘에서는 패리티 기법을 반복적으로 적용하는 방식을 택하고 있다. 본 논문에서는 이러한 채널 오류 정정을 위한 LDPC의 bit-flipping 알고리즘을 이차원 코드에 적용하고, 이 때 bit-flipping 알고리즘이 가지고 있는 문제점을 보완할 수 있는 개선된 LDPC 코드를 제안한다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.14 no.5
• /
• pp.907-916
• /
• 2019

In this paper, we propose a new five-qubit multiple bit flip code that can completely protect the target qubit from all multiple bit flip errors using only CNOT gates. The proposed multiple bit flip codes can be easily extended to multiple phase flip codes by embedding Hadamard gate pairs in the root error section as in conventional single bit flip code. The multiple bit flip code and multiple phase flip code in this paper share the state vector error information by four auxiliary qubits. These four-qubit state vectors reflect the characteristic that all the multiple flip errors with Pauli X and Z corrections commonly include a specific root error. Using this feature, this paper shows that low-cost implementation is possible despite the QECC design for multiple-flip error correction by batch processing the detection and correction of Pauli X and Z root errors with only three CNOT gates. The five-qubit multiple bit flip code and multiple phase flip code proposed in this paper have 100% error correction rate and 50% error discrimination rate. All QECCs presented in this paper were verified using QCAD simulator.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.19 no.2
• /
• pp.180-184
• /
• 2009

The memory is very sensitive to the soft error because the integration of the memory increases under low power environment. Error correcting codes (ECCs) are commonly used to protect against the soft errors. This paper proposes a new genetic ECC design method which reduces power consumption. Power is minimized using the degrees of freedom in selecting the parity check matrix of the ECCs. Therefore, the genetic algorithm which has the novel genetic operators tailored for this formulation is employed to solve the non-linear power optimization problem. Experiments are performed with Hamming code and Hsiao code to illustrate the performance of the proposed method.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.13 no.4
• /
• pp.721-728
• /
• 2018

This paper introduces various linear block error correction code and compares performances of the correction circuits. As the risk of errors due to power noise has increased, ECC(: Error Correction Code) has been introduced to prevent the bit error. There are two representatives of ECC structures which are SEC-DED(: Single Error Correction Double Error Detection) and SEC-DED-DAEC(: Double Adjacent Error Correction). According to simulation results, the SEC-DED circuit has advantages of small area and short delay time compared to SEC-DED-DAEC circuits. In case of SED-DED-DAEC, there is no big difference between Dutta's and Pedro's from performance point of view. Therefore, Pedro's code is more efficient than Dutta' code since the correction rate of Pedro's code is higher than that of Dutta's code.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2018.10a
• /
• pp.33-36
• /
• 2018

코드리뷰는 소프트웨어의 신뢰성을 향상시키며, 개발 기간을 단축시킨다. 기존의 코드리뷰 도구들은 문법적인 오류는 검출하지만, 논리적인 오류를 찾아내지 못하는 한계가 있다. 본 논문에서는 Git 히스토리를 이용하여 코드 간의 연관성 그래프를 만들고, 이를 이용하여 논리적인 오류를 찾아내는 도구를 구현하였다. 코드상의 논리적 오류를 검출하여 프로그램 개발을 용이하게 하고, 내부에 잠재되어 있는 결함을 예방할 수 있다.

• The Journal of the Korea Contents Association
• /
• v.8 no.10
• /
• pp.37-44
• /
• 2008

This paper presented a solution to encryption and decryption problem suffering data transmission error for encrypted message transmission. Block cypher algorithms experience avalanche effect that a single bit error in an encrypted message brings substantial error bits after decryption. The proposed fault tolerant scheme addresses this error avalanche effect exploiting a multi-dimensional data array shuffling process and an error correction code. The shuffling process is to simplify the error correction. The shuffling disperses error bits to many data arrays so that each n-bit data block may comprises only one error bit. Thereby, the error correction scheme can easily restore the one bit error in an n-bit data block. This scheme can be extended on larger data blocks.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06d
• /
• pp.299-301
• /
• 2011

본 논문은 파운틴 코드를 기반으로 하는 응용계층 순방향오류정정을 설계하고 무선 네트워크 사용자에게 효율적으로 정보를 전송하기 위한 방안에 관하여 논한다. 파운틴 코드는 이진 대칭 소실 (erasure) 채널에서 데이터 전송을 효율적으로 하기 위해 개발된 채널 부호화 방식이다. 송신단은 원 정보를 부호화하여 전송하고, 수신단은 일정량 이상의 부호화된 데이터 수신한 후 원 정보를 복원한다. 파운틴 코드의 복호화 성능은 정해진 변수 c값에 따라 달라질 수 있으며, 적절한 값으로 설정되지 않을 경우, 필요이상의 부호화된 데이터를 수신하게 될 수 있다. 본 논문에서는 파운틴 코드의 특성을 분석하고, 실험을 통하여 원하는 복호화 성능을 유지할 수 있는 적절한 c의 값을 찾는다. 또한, 무선 네트워크 테스트베드 환경에서 파운틴 코드 기반의 응용계층 순방향오류정정을 구현하고 부호화 및 복호화 성능을 평가한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.3
• /
• pp.31-31
• /
• 2001

최근 VHDL 코딩 및 합성방법에 의한 설계가 널리 사용되고 있다. 집적도가 증가함에 따라 VHDL에 의한 설계 또한 그 분량이 증가하여 많은 코딩오류가 발생하고 있으며, 이를 검색하는데 많은 시간과 노력이 소요되고 있다. 본 논문에서는 VHDL 행위-레벨 설계를 대상으로 코딩오류를 검색하는 방법을 제안하였다. 그 방법에 있어서는 검색패턴을 생성하여 오류가 없는 응답과 설계의 응답을 비교함으로써 설계오류를 찾는 방법을 택하였다. 따라서 본 논문에서는 코딩오류를 검색하기 위한 검색패턴을 생성하는 알고리듬을 제안하였다. 검색패턴 생성은 각 코드에 대해 수행하며, 할당오류와 조건오류를 구분하여 수행하였다. 패턴생성을 위해 VHDL 코드를 CDFG로 변환하여 사용하며, CDFG상의 경로를 탐색하여 패턴생성에 필요한 정보를 추출한다. 경로탐색은 오류가 발생하였다고 가정한 지점으로부터 역방향 탐색과 정방향 탐색을 수행하여 패턴을 생성한다. 제안한 알고리듬은 C-언어로 구현하였다. 펜티엄-Ⅱ 400MHz의 환경에서 여러 가지 VHDL 행위-레벨 설계를 대상으로 제안한 알고리듬을 적용하였다. 그 결과, 고려한 모든 설계의 모든 코드에 대한 검색패턴을 생성할 수 있었으며, 가정한 모든 오류를 검색할 수 있었다. 검색패턴 생성에 소요되는 시간은 고려한 모든 대상 설계에서 1초 미만의 CPU 시간을 보여 속도면에서도 매우 우수함을 나타내었다. 따라서 본 논문에서 제안한 검색방법은 VHDL에 의한 설계에서 설계검증에 필요한 시간과 노력을 상당히 감소시킬 것으로 기대된다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.37 no.6A
• /
• pp.438-449
• /
• 2012

This paper presents new CRC-p codes for VHF band maritime wireless communication system based on performance analysis of various CRC codes. For this purpose, we firstly describe the method of determination of undetected error probability and minimum Hamming distance according to variation of CRC codeword length. By using the fact that the dual code of cyclic Hamming code and primitive BCH code become maximum length codes, we present an algorithm for computation of undetected error probability and minimum Hamming distance where the concept of simple hardware that is consisted of linear feedback shift register is utilized to compute the weight distribution of CRC codes. We also present construction of transmit data frame of VHF band maritime wireless communication system and specification of major communication parameters. Finally, new optimal CRC-p codes are presented based on the simulation results of undetected error probability and minimum Hamming distance using the various generator polynomials of CRC codes, and their performances are evaluated with simulation results of bit error rate based on the Rician maritime channel model and ${\pi}$/4-DQPSK modulator.