• 제목/요약/키워드: 열회로

검색결과 319건 처리시간 0.026초

핵폭발이 수문기상에 미치는 영향 연구 (A Case Study on Weather Changes before and after a Nuclear Explosion)

  • 이준학
    • 한국수자원학회:학술대회논문집
    • /
    • 한국수자원학회 2023년도 학술발표회
    • /
    • pp.261-261
    • /
    • 2023
  • 전 세계적으로 핵실험은 약 2,056회 실시되었으며, 이 중에서 대기권에서 실험한 횟수는 528회로 알려져 있다. 다량의 핵무기가 폭발하게 되면 핵폭발시 강한 복사열에 의해서 생성된 분진과 화재로 발생된 가스가 대기 중으로 확산되어 수 개월간 태양광을 차단함으로써 급격한 지구의 온도하강을 야기시켜 많은 사람들이 죽게 될 것이라는 핵겨울(nuclear winter) 이론이 1983년에 발표된 바 있지만, 핵실험 전·후 실제 기상자료룰 분석한 연구는 드문 편이다. 최근 학계에서 1950~1960년대 핵실험 전·후 실험장소로부터 480km 떨어진 곳의 영국 기상청 자료를 분석한 결과, 지상 핵실험 실시 직후 강수량이 24% 증가했다는 연구결과가 보고된 바 있다. 핵무기가 투하된 지점 중에 한국과 가장 가까운 곳은 1945년 8월 6일 08시 15분, 서울에서 604 km 떨어져 있는 히로시마와, 8월 9일 11시 2분 서울에서 594km 떨어져 있는 나가사키가 있다. 본 연구의 목적은 지상 핵실험이 강수량에 미치는 영향을 분석하기 위한 것으로, 한국과 일본의 기상자료를 그 대상으로 하였다. 본 연구는 히로시마와 나가사키 원자폭탄 폭발 전·후에 강수량 변화를 중점으로 하였으며, 이를 위하여 1940~1950년 기간의 국내 주요 관측 지점의 기상자료와 확보 가능한 히로시마와 나가사키의 기상자료를 수집하여 연구에 활용하였다. 연구결과 핵무기가 폭발하게 되면, 투하지점뿐만 아니라 인근 지역의 수문기상에 영향을 줄 수 있음을 알 수 있었다.

  • PDF

초전도 전력케이블의 열 등가 회로에 관한 연구 (A Study on the Equivalent Thermal Circuit for HTS Power Cable)

  • 이수길;이흥재
    • 한국초전도ㆍ저온공학회논문지
    • /
    • 제12권1호
    • /
    • pp.61-65
    • /
    • 2010
  • To develop the thermal analysis method for the thermal behavior of HTS power cable system, cooled with sub-cooled liquid nitrogen, new thermo dynamic model for HTS cable system is introduced. The introduced thermal model is mainly modified from the thermal circuit following to IEC60287 for underground power cable systems such as XLPE or paper wrapped insulation cables. The thermal circuits for HTS cables are similar to the forced cooled underground cable system but the major thermal parameters and the configuration is apparently different to the normal cable systems so there has been no proposals in this field of analysing method. In this paper, 154kV HTS cable system has been introduced as an aspects of thermal models and a thermal circuit is proposed for the fundamentals on the dynamic rating systems for the HTS cable system. By using the thermal circuit developed in this paper, the optimal controls on the sub-cooling system's capacity become possible and it is expected to make the efficiency of HTS cable higher than conventional static controls.

다기능 유연성 신경 인터페이스 연구동향 (Recent Research Trend in Multifunctional Flexible Neural Interfaces)

  • 박성준
    • 공업화학전망
    • /
    • 제22권6호
    • /
    • pp.26-40
    • /
    • 2019
  • 고령화 사회에 접어들면서 신경, 정신질환으로 인한 사회경제적 부담이 늘어나고 있다. 이를 해결하기 위해서는 관련된 신경 회로를 직접적으로 자극하거나 그곳에서 일어나는 일을 실시간으로 감지할 수 있는 장비의 개발이 필수적이다. 하지만 이를 위한 수많은 공학적 도구의 개발에도 불구하고, 뛰어난 공간적/시간적 분해능, 세포형의 선택성, 장시간 안정성을 보유한 신경 인터페이스의 개발은 아직까지도 연구가 필요한 분야이다. 특히 신경전달 원리를 모두 이용하고자 하는 다기능 인터페이스의 개발은 최근 많은 연구자들의 관심 주제이고, 유연성을 가지는 인터페이스 개발 또한 안정성뿐만 아니라 신경 신호의 수명을 좌우하는 중요한 요소이기에 그 중요성을 인정받고 있다. 이를 해결하기 위한 여러 가지 과학적 시도 중에서도, 열 인장 공정으로 제작되는 섬유 형태의 장비는 그 통합적 기능을 수행하는 한 가지 방법으로써 많은 관심을 받고 있다. 이 기술은 다양한 기하학적 구조, 기능적 요소 등을 통합하는데 매우 유리하며, 또한 기존 반도체 공정으로 다루기 어려운 유연성 물질로 마이크로 스케일의 인터페이스를 제작하는 데에 매우 효과적이다. 본 기고문에서는 먼저 현재까지 개발되고 있는 다기능 유연 신경 인터페이스의 연구동향을 소개하고, 특히 그 중에서도 최근에 주목받고 있는 광섬유 기반의 인터페이스 개발에 대해 이야기하고자 한다.

Gold층을 가진 저항형 초전도 한류기에 대한 특성연구 (A study on characteristics for a resistive SFCL with gold layer)

  • 최효상;현옥배;김혜림;황시돌;김상준
    • 한국초전도학회:학술대회논문집
    • /
    • 한국초전도학회 1999년도 High Temperature Superconductivity Vol.IX
    • /
    • pp.348-351
    • /
    • 1999
  • Cold 층을 입힌 저항형 초전도 한류기의 전류 제한 특성을 통하여 다음과 같은 결론을 얻었다. 고장발생후 3.2 msec 후에 quench가 발생하였으며, 부분적인 quench가 발생한 다음 시간이 지나면서 완전한 quench로 진행되었다. 즉, 선로고장에 따른 quench 발생 후 YBCO 초전도체의 gold층으로 대부분의 전류가 흐르게 되고, quench 되면서 발생하는 열도 대부분 gold층에서 흡수하여저항이 증가하였으며 이에 따른 전류감소, 전압증가 및 소비전력증가가 발생하였다. 인가전압 V$_0$=65 V$_{peak}$이고 R$_0$는 1 ${\omega}$, 그리고 R$_L$을 7.7 ${\omega}$으로 하였을 때 사고모의 위상각 0$^{\circ}$에서 고장발생후 0.9 msec 후인 9.6 A$_{peak}$ 되는 지점에서 quench가 발생하여 13.0 A$_{peak}$의 최대한류전류값을 보인후 11.4 A$_{peak}$의 전류값에서 fast quench가 완료되었다. 이때 quench 시간은0.63 msec 이었다. 저항값은 gold층에서 발생한 열때문에 점진적인 상승을 보이다가 약 3주기후에 일정한 값에 도달하였다. 한류소자의 온도는 약 11 msec 후에 상온에 도달하였으며, 3 주기후인 54 msec에는 150 $^{\circ}C$까지 상승하였다. gold 박막을 입힌 meander line은 임계전류 이상의 전류를 통전하였을 때에 용단되지 않았으며 ??치된 상태에서 3 사이클 이상 유지하였다. 약65 A$_{rms}$가 흘렀을 때에야 ??치후 3 사이클 지나용단되었다. 이러한 YBCO/gold에 의한 초전도한류기의 용량은 gold에 발생하는 열을 gold가감당할 수 있는 전류의 크기와 관련이 있으며, gold층이 YBCO 한류소자가 quench되었을 때 발생하는 열을 효과적으로 분산시킬 뿐만 아니라 전기적으로 shunt 회로 역할을 하고 있음을 확인할 수 있다. 이에 더하여 앞으로 quench 후 한류소자에서 발생할 수 있는 인덕턴스의 저감방안에 대한 설계 및 모델 탐구를 통하여 좀더 효율적인 한류소자 구성에 대한 연구를 병행하고자 한다.

  • PDF

Chip-on-board 형 세라믹-메탈 하이브리드 기판을 적용한 50와트급 LED 어레이 모듈의 제조 및 방열특성 평가 (Fabrication and Evaluation of Heat Transfer Property of 50 Watts Rated LED Array Module Using Chip-on-board Type Ceramic-metal Hybrid Substrate)

  • 허유진;김효태
    • 마이크로전자및패키징학회지
    • /
    • 제25권4호
    • /
    • pp.149-154
    • /
    • 2018
  • 가로등 및 방폭등용 고출력 LED 조명 시스템의 광원으로서, 다수의 LED 칩이 실장된 50와트급 LED 어레이 모듈을 chip-on-board형 고방열 세라믹-메탈 하이브리드 기판을 사용하여 제작하였다. 고방열 세라믹-메탈 하이브리드 기판은 고열전도 알루미늄 금속 열확산 기판에 저온소결용 글라스-세라믹 절연 페이스트와 은 전극 페이스트를 후막 스크린 공정에 의해 도포한 다음, 건조 후 $515^{\circ}C$에서 동시소성하여 LED 칩을 실장할 세라믹 절연층과 은전극 회로층을 형성하여 제조하였다. 이 하이브리드 기판의 방열특성 평가를 위한 비교 샘플로서 기존의 에폭시 기반 FR-4 복합수지로 만든 써멀비아형 PCB 기판에도 동일한 디자인의 LED 어레이 모듈을 제작한 다음, 다중채널 온도측정장치와 열저항 측정기로 방열특성을 비교 분석하였다. 그 결과, $4{\times}9$ type LED 어레이 모듈에서 세라믹-메탈 하이브리드 기판의 열저항은 써멀비아형 FR-4 기판에 비하여 약 1/3로 나타났으며, 이것은 곧 방열성능이 적어도 3배 이상 높은 것으로 볼 수 있다.

높은 정확도의 3차원 대칭 커패시터를 가진 보정기법을 사용하지 않는 14비트 70MS/s 0.13um CMOS 파이프라인 A/D 변환기 (A Calibration-Free 14b 70MS/s 0.13um CMOS Pipeline A/D Converter with High-Matching 3-D Symmetric Capacitors)

  • 문경준;이경훈;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권12호
    • /
    • pp.55-64
    • /
    • 2006
  • 본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

새로운 디지털 인코딩 기법을 적용한 8비트 1GS/s 프랙셔널 폴딩-인터폴레이션 ADC (A 8b 1GS/s Fractional Folding-Interpolation ADC with a Novel Digital Encoding Technique)

  • 최동귀;김대윤;송민규
    • 전자공학회논문지
    • /
    • 제50권1호
    • /
    • pp.137-147
    • /
    • 2013
  • 본 논문에서는 폴딩 구조에 저항열 인터폴레이션 기법을 적용한 1.2V 8b 1GS/s CMOS folding-interpolation A/D 변환기(ADC)에 대해 논한다. 기존 폴딩 ADC가 갖는 경계조건 비대칭 오차를 최소화하기 위해 홀수개의 폴딩 블록과 프랙셔널 폴딩 비율(fractional folding rate)을 사용하는 구조를 제안한다. 또한, 프랙셔널 폴딩기법을 구현하기 위해 덧셈기를 사용하는 새로운 디지털 인코딩기법도 제안한다. 그리고 iterating offset self-calibration 기법과 디지털 오차 보정 회로를 적용하여 소자 부정합과 외부 요인에 의한 노이즈 발생을 최소화하였다. 제안하는 A/D 변환기는 1.2V 0.13um 1-poly 6-metal CMOS 공정을 사용하여 설계 되었으며 $2.1mm^2$ 유효 칩 면적과(A/D 변환기 core : $1.4mm^2$, calibration engine : $0.7mm^2$), 350mW의 전력 소모를 나타내었다. 측정결과 변환속도 1GS/s에서 SNDR 46.22dB의 특성을 나타내었다. INL 과 DNL 은 자체보정회로를 통해 모두 1LSB 이내로 측정되었다.

Metal과 Metal Oxidefh 구성된 복합구조의 Peel Strength (Peel strengths of the Composite Structure of Metal and Metal Oxide Laminate)

  • 신형원;정택균;이효수;정승부
    • 마이크로전자및패키징학회지
    • /
    • 제20권4호
    • /
    • pp.13-16
    • /
    • 2013
  • 양극산화(anodization)공정으로 제작된 규칙성 나노구조의 다공성 산화알루미늄(Aluminum Anodic Oxide, AAO)는 공정이 적용된 LED 모듈은 비교적 쉽고 경제적이므로 최근 LED용 방열소재로 응용하기 위하여 다양하게 연구가 진행되고 있다. 일반적으로 LED 모듈은 알루미늄/폴리머/구리 회로층으로 구성되며 절연체 역할을 하는 폴리머는 히트스프레더로 구성되어있다. 그러나 열전도도가 낮은 폴리머로 인하여 LED부품의 열 방출이 원활하지 못하므로 LED의 수명단축 및 오작동에 영향을 미친다. 따라서, 본 연구에서는 폴리머 대신 상대적으로 열전도도가 우수한 AAO를 양극산화 공정으로 제작하여 히트스프레더(heat spread)로 사용하였다. 이때, AAO와 금속인 구리 회로층간의 접착력을 향상시키기 위하여 스퍼터링 DBC(direct bonding copper)법으로 시드층(seed layer)을 형성한 뒤 최종적으로 전해도금공정으로 구리회로층을 형성하였다. 본 연구에서는 양극 산화공정으로 AAO와 금속간의 접착강도를 개선하여 1.18~1.45 kgf/cm와 같은 우수한 peel strength 값을 얻었다.

디지털 코드 오차 보정 기법을 사용한 15비트 50MS/s CMOS 파이프라인 A/D 변환기 (A 15b 50MS/s CMOS Pipeline A/D Converter Based on Digital Code-Error Calibration)

  • 유필선;이경훈;윤근용;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제45권5호
    • /
    • pp.1-11
    • /
    • 2008
  • 본 논문에서는 디지털 코드 오차 보정 기법을 사용한 15비트 50MS/s CMOS 파이프라인 ADC를 제안한다. 제안하는 ADC는 15비트 수준의 고해상도에서 면적과 전력 소모를 최소화하기 위해서 4단 파이프라인 구조를 사용하며 전체 ADC의 아날로그 회로를 변경하지 않고 첫 번째 단에 약간의 디지털 회로만을 추가하는 디지털 코드 오차 보정 기법을 적용한다. 첫 번째 단에서 소자 부정합으로 인해 발생하는 코드 오차는 나머지 세 단에 의해 측정된 후 메모리에 저장되고 정상 동작 시 메모리에 저장된 코드 오차를 디지털 영역에서 제거하여 보정한다. 모든 MDAC 커패시터 열에는 주변 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하여 소자 부정합에 의한 영향을 최소화하면서 동시에 첫 번째 단의 소자 부정합을 보다 정밀하게 측정하도록 하였다. 시제품 ADC는 0.18um CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 15비트 해상도에서 각각 0.78LSB 및 3.28LSB의 수준을 보이며, 50MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 67.2dB 및 79.5dB를 보여준다. 시제품 ADC의 칩 면적은 $4.2mm^2$이며 전력 소모는 2.5V 전원 전압에서 225mW이다.

구형 방사 패턴을 갖는 평면 배열 안테나 설계에 대한 연구 (A Study on a Planar Array Antenna Design with a Flat-Topped Radiation Pattern)

  • 엄순영;표철식;전순익;김창주
    • 한국전자파학회논문지
    • /
    • 제15권9호
    • /
    • pp.896-905
    • /
    • 2004
  • 본 논문에서는 이동통신 기지국 안테나로 활용하기 위한 구형 빔 패턴을 갖는 평면 배열 안테나 설계 및 제작 그리고 실험에 대하여 기술하였다. 원하는 구형 빔 패턴을 형성하기 위해 종래에 많이 사용하던 sin(x)/x 전류 분포를 사용하지 않고 급전 회로망의 설계 제작이 용이한 진폭과 위상 성분의 전류 분포로 최적화하였다. 본 논문에서 설계하는 평면 배열 안테나는 직사각형 격자 배열 구조를 가지며, 16${\times}$8 배열 소자로 구성된다. 각 방사 소자는 선형 수직 편파와 동축 여기 구조를 갖는 단일 마이크로스트립 소자이며, 월킨슨 전력 분배기와 180$^{\circ}$ 링 하이브리드 결합기를 기본 소자로 하는 급전 회로망이 설계된다. 평면 배열 안테나는 방위각 방향으로 는 0.55 λ$_{ο}$의 소자 간격을 갖는 16 배열 소자에 의해 90$^{\circ}$ 구형 빔 패턴을 형성하고, 양각 방향으로는 0.65 λ$_{ο}$의 소자 간격을 갖는 8 배열 소자에 의해 $10^{\circ}$의 일반적인 정형 빔 패턴을 형성한다. 또한, 16${\times}$8 배열 안테나는 좌우 상하 대칭적으로 네 부분으로 나뉘어져 있으며, 128개의 방사 소자, 32개의 1-4 행 분배기, 4개의 1-8 열 분배기 그리고 1개의 1-4 입력 전력 분배기로 구성된다. 본 논문에서 제안한 평면 배열 안테나 구조의 전기적인 특성을 검증하기 위하여 1.92~2.17 GHz(IMT2000 대역)에서 동작하는 평면 배열 안테나 실험 시제품을 제작하였으며, 실험 측정 성능들은 시뮬레이션 성능들과 매우 유사함을 보여 주었다.