• 제목/요약/키워드: 연산 지도

검색결과 4,015건 처리시간 0.028초

해상 객체 검출 고속 처리를 위한 영상 전처리 알고리즘 설계와 딥러닝 기반의 통합 시스템 (Design of Video Pre-processing Algorithm for High-speed Processing of Maritime Object Detection System and Deep Learning based Integrated System)

  • 송현학;이효찬;이성주;전호석;임태호
    • 인터넷정보학회논문지
    • /
    • 제21권4호
    • /
    • pp.117-126
    • /
    • 2020
  • 해상 객체 인식은 자율운항선박(MASS)의 지능형 보조 시스템으로써, 선장이 육안으로 해상 주변의 충돌 위험성이 있는 부유물을 확인하던 정보를 컴퓨터를 통해 자동으로 인식하여 사람이 확인하는 방법과 유사한 정확도로 인지하는 방법을 말한다. 선박 주변의 물체를 인식하는 방법으로 기존에는 레이더나 소나와 같은 장치로부터 수집된 정보를 통해 확인하였지만, 인공지능의 기술이 발달하면서 선박 지능형 CCTV를 통해 운항 항로에 있는 다양한 부유물을 인식하는 것이 가능하다. 하지만, 자율 선박의 다양한 요구사항과 복잡성 때문에 영상 데이터의 처리속도가 느려지게 된다면 원활한 서비스 지원은 물론 안전성도 보장할 수 없게 된다. 이러한 문제를 해결하고자 본 논문에서는 해상 객체를 검출하는 데 있어 영상 데이터의 연산량을 최소화하여 처리속도를 높이기 위한 연구를 진행하였다. 해상 객체 인식의 관심 영역을 확보하기 위해서는 일반적으로 수평선을 찾는데 기존 연구들은 허프 변환 알고리즘을 활용하지만 본 논문에서는 속도를 개선하기 위해 이진화 알고리즘을 최적화하여 실제 객체의 위치와 유사한 영역을 찾는 새로운 방법을 제안한다. 또한, 제안하는 방법의 유용성을 증명하기 위해 딥러닝 CNN을 활용하여 해상 객체 인식 시스템을 구현함으로써 알고리즘의 성능을 평가하였다. 제안하는 알고리즘은 기존 방법의 인식 정확도를 유지하면서 약 4배 이상의 빠른 성능을 얻을 수 있었다.

히스토그램 분석을 이용한 콘크리트 구조물의 최대 균열 폭 평가 (Estimation of Maximum Crack Width Using Histogram Analysis in Concrete Structures)

  • 이석민;정범석
    • 한국구조물진단유지관리공학회 논문집
    • /
    • 제23권7호
    • /
    • pp.9-15
    • /
    • 2019
  • 본 연구의 목적은 영상 처리 기법의 히스토그램 분석을 이용하여 콘크리트 구조물 표면의 최대 균열 폭을 평가하는 것이다. 이를 위하여 콘크리트 표면 균열에 대한 영상을 촬영하고, 촬영된 영상을 회색 영상 및 이진화 영상으로 변환하였다. 이진화된 영상은 팽창과 침식이 적용된 후 레이블링을 통하여 분리된 객체로 인식된다. 콘크리트 표면은 시간이 경과함에 따라 먼지와 얼룩 등이 발생될 수 있으며, 촬영 조건에 따라 그림자 및 조명 반사가 포함될 수 있다. 또한, 콘크리트 균열은 연속적인 형상으로 발생되는 반면에 잡음은 점의 형태로 나타난다. 이러한 영향을 제거하기 위하여 이진화 과정은 양방향 블러와 적응적 경계를 적용하였으며, 레이블링된 영역에 대하여 면적비를 통한 잡음 제거를 수행하였다. 잡음이 제거된 각각의 균열 객체는 히스토그램 분석을 통하여 x축과 y축에 대한 최대값 및 그 위치가 연산되고, 분리된 객체에 대한 각각의 최대값 위치에서 삼각비를 통하여 균열 폭을 평가하게 된다. 제안된 방법에 의해 평가된 최대 균열 폭은 균열 게이지에 의해 계측된 값과 비교 분석되었다. 본 연구에 의해서 제안된 방법은 콘크리트 표면 영상에 대한 균열 폭 평가에 신뢰성을 향상 시킬 수 있을 것이다.

HEVC 복호기에서의 타일, 슬라이스, 디블록킹 필터 병렬화 방법 (Tile, Slice, and Deblocking Filter Parallelization Method in HEVC)

  • 손소희;백아람;최해철
    • 방송공학회논문지
    • /
    • 제22권4호
    • /
    • pp.484-495
    • /
    • 2017
  • 최근 디스플레이 기기의 발전과 기가 네트워크 등의 전송 대역폭 확대로 인해 대형 파노라마 영상, 4K Ultra High-Definition 방송, Ultra-Wide Viewing 영상 등 2K 이상의 초고해상도 영상의 수요가 폭발적으로 증가하고 있다. 이러한 초고해상도 영상은 데이터양이 매우 많기 때문에 부호화 효율이 가장 높은 High Efficiency Video Coding(HEVC) 비디오 부호화 표준을 사용하는 추세이다. HEVC는 가장 최신의 비디오 부호화 표준으로 다양한 부호화 툴을 이용하여 높은 부호화 효율을 제공하지만 복잡도 또한 이전 부호화 표준과 비교하여 매우 높다. 특히 초고해상도 영상을 HEVC 복호기로 실시간 복호화 하는 것은 매우 높은 복잡도를 요구한다. 따라서 본 논문에서는 고해상도 및 초고해상도 영상에 대한 HEVC 복호기의 복호화 속도를 개선시키고자 HEVC에서 지원하는 슬라이스(Slice)와 타일(Tile) 부호화 툴을 사용하여 각 슬라이스 혹은 타일을 동시에 처리하며 디블록킹 필터 과정에서도 소정의 블록 크기만큼 동시에 처리하는 데이터-레벨 병렬 처리 방법을 소개한다. 이는 독립 복호화가 가능한 타일, 슬라이스, 혹은 디블록킹 필터에서 동일 연산을 다중 스레드에 분배하는 방법으로 복호화 속도를 향상 시킬 수 있다. 실험에서 제안 방법이 HEVC 참조 소프트웨어 대비 4K 영상에 대해 최대 2.0배의 복호화 속도 개선을 얻을 수 있음을 보인다.

전원전압 0.5V에서 동작하는 심전도계 (Design of 0.5V Electro-cardiography)

  • 성민혁;김재덕;최성열;김영석
    • 한국정보통신학회논문지
    • /
    • 제20권7호
    • /
    • pp.1303-1310
    • /
    • 2016
  • 본 논문에서는 전원전압 0.5V의 심전도 검사기(ECG)를 설계하고 칩으로 제작하여 성능을 확인하였다. ECG는 계측 증폭기, 6차 gm-C 저역 통과 필터 그리고 가변이득증폭기로 구성되어 있다. 계측증폭기는 이득이 34.8dB, 6차 gm-C 저역 통과 필터는 400Hz의 차단주파수를 가지게 설계되었다. 저역 통과 필터의 연산 트랜스컨덕턴스 증폭기는 저전압 동작을 위하여 차동 바디 입력 방법을 사용하였다. 가변이득증폭기의 이득 범위는 6.1~26.4dB로 설계되었다. 설계된 심전도 검사기는 TSMC $0.18{\mu}m$ CMOS 공정을 이용하여 $858{\mu}m{\times}580{\mu}m$의 칩크기로 제작되었다. 측정은 입력 신호를 포화시키지 않도록 외부 연결 저항을 조절하여 이득을 낮춘 상태에서 진행한바, 중간 주파수 이득 28.7dB, 대역폭은 0.5 - 630Hz을 얻었으며, 전원전압 0.5V에서 동작함을 확인하였다.

비밀분산 기법과 Subset Difference 기법을 이용한 브로드캐스트 암호시스템 (Broadcast Encryption System Using Secret Sharing and Subset Difference Methods)

  • 이재환;박종환
    • 방송공학회논문지
    • /
    • 제20권1호
    • /
    • pp.92-109
    • /
    • 2015
  • 브로드캐스트 암호시스템은 한명의 송신자가 다수의 수신자에게 메시지를 암호화하여 안전하게 전송하는 기법이다. 2001년 Naor, Naor, Lotspiech가 유사난수생성기와 Subset Difference(SD) 방식을 이용하여 제안한 브로드캐스트 암호시스템이 가장 효율적인 기법으로 알려지고 있다. 본 논문에서는 비밀분산(secret sharing) 기법과 SD 방식을 이용하여 새로운 브로드캐스트 암호시스템을 제안한다. 새로운 기법은 효율성 측면에서 전체 사용자 수 n명, 탈퇴자 수 r명에 대해 O(r) 전송량, O($log^2n$) 비밀키 저장량, O(1) 복호화 연산량을 제공한다. 기존 SD 기법이 복호화 시 O(log n)의 유사난수생성기 계산이 필요한데 비해, 새로운 기법은 복호화 계산량이 n과 r에 관계없다는 장점을 갖는다. 안전성 측면에서는 증명과정에서 나타나는 안전성 손실(security loss)을 비교할 때, 새로운 기법이 기존 SD 기법에 비해 약 O(n log n)정도 안전성 손실이 더 적다는 장점도 갖는다. 또한 이론적으로 본 논문의 결과는 Complete Subtree 방식처럼 정보 이론적으로 안전한 키 분배방식을 이용하면서도 SD 방식의 효과를 내는 것이 가능하다는 것을 보인다.

데이터 접근 패턴 은닉을 지원하는 암호화 인덱스 기반 kNN 질의처리 알고리즘 (kNN Query Processing Algorithm based on the Encrypted Index for Hiding Data Access Patterns)

  • 김형일;김형진;신영성;장재우
    • 정보과학회 논문지
    • /
    • 제43권12호
    • /
    • pp.1437-1457
    • /
    • 2016
  • 데이터베이스 아웃소싱 환경에서, 클라우드는 인증된 사용자에게 아웃소싱된 데이터베이스를 기반으로 질의 서비스를 제공한다. 그러나 금융, 의료 정보와 같은 민감한 데이터는 클라우드에 아웃소싱 되기 전에 암호화되어야 한다. 한편, kNN 질의는 다양한 분야에서 폭넓게 사용되는 대표적인 질의 타입이며, kNN 질의 결과는 사용자의 관심사 및 선호도와 밀접하게 연관된다. 따라서 데이터 보호와 질의 보호를 동시에 고려하는 kNN 질의 처리 알고리즘에 대한 연구가 진행되어 왔다. 그러나 기존 연구는 높은 연산 비용이 요구되거나, 탐색한 인덱스의 노드 및 반환된 질의 결과가 드러나기 때문에 데이터 접근 패턴이 노출되는 문제점이 존재한다. 이러한 문제를 해결하기 위해 본 논문에서는 암호화 데이터베이스 상에서의 kNN 질의처리 알고리즘을 제안한다. 제안하는 알고리즘은 데이터 보호 및 질의 보호를 지원한다. 또한, 제안하는 알고리즘은 데이터 접근 패턴을 보호하는 동시에 효율적인 질의처리를 지원한다. 이를 위해, 데이터 접근 패턴 노출 없이 데이터 필터링을 지원하는 암호화 인덱스 탐색 기법을 제안한다. 성능 분석을 통해, 제안하는 알고리즘이 기존 기법에 비해 질의처리 시간 측면에서 우수한 성능을 보임을 검증한다.

다중 피연산자 십진 CSA와 개선된 십진 CLA를 이용한 부분곱 누산기 설계 (Design of Partial Product Accumulator using Multi-Operand Decimal CSA and Improved Decimal CLA)

  • 이양;박태신;김강희;최상방
    • 전자공학회논문지
    • /
    • 제53권11호
    • /
    • pp.56-65
    • /
    • 2016
  • 본 논문에선 병렬 십진 곱셈기의 축약 단계의 면적과 지연시간을 감소시켜 성능을 향상시키기 위해 다중 피연산자 십진 CSA과 개선된 십진 CLA를 이용한 트리 구조를 제안한다. 제안한 부분곱 축약 트리는 십진수 부분곱에 대해 다중 피연산자 십진 CSA를 사용하여 빠르게 부분곱을 축약한다. 각 CSA에서는 리코딩에 입력의 범위를 제한함으로써 가장 간단한 리코더 로직을 얻는다. 그리고 각 CSA는 특정한 아키텍처 트리의 특정한 위치에서 범위가 제한된 십진수를 더하기 때문에 부분곱 축약 단계의 연산을 효율적으로 수행할 수 있다. 또한, 사용되는 십진 CLA의 로직을 개선하여 BCD 결과를 빠르게 얻을 수 있다. 제안한 십진 부분곱 축약 단계의 성능의 평가를 위해 Design Compiler를 통해 SMIC사의 180nm CMOS 공정 라이브러리를 이용하여 합성하였다. 일반 방법을 이용하는 축약 단계에 비해 제안한 부분곱 축약 단계의 지연시간은 약 15.6% 감소하였고 면적은 약 16.2% 감소하였다. 또한 십진 CLA의 지연시간과 면적이 증가가 있음에도 불구하고 전체 지연시간과 전체 면적이 감소함을 확인하였다.

0.18 um CMOS 공정을 이용한 승압형 DC-DC 컨버터 설계 (Design of a step-up DC-DC Converter using a 0.18 um CMOS Process)

  • 이자경;송한정
    • 한국산학기술학회논문지
    • /
    • 제17권6호
    • /
    • pp.715-720
    • /
    • 2016
  • 본 논문에서는, 휴대기기를 위한 PWM(Pulse Width Modulation), 전압모드 DC-DC 승압형 컨버터를 제안한다. 제안하는 컨버터는 현재 소형화 되어가고 있는 휴대기기 시장에 적합하도록 1 MHz의 스위칭 주파수를 사용하여 칩 면적을 줄였다. 제안하는 DC-DC 컨버터는 전력단과 제어단으로 이루어지며 전력단은 인덕터, 출력 커패시터, MOS 트랜지스터 등으로 구성되며 제어단은 연산증폭기, 밴드갭 회로, 소프트 스타트 블록, 히스테리시스 비교기와 비겹침 드라이버로 구성된다. 설계된 회로는 히스테리시스 비교기와 논오버랩 드라이버를 사용하여 낮은 전압에서 구동되는 휴대기기의 잡음의 영향을 줄이고 출력전압 리플을 감소시켰다. 제안하는 회로는 1-poly 6-metal CMOS 매그나칩/하이닉스 $0.18{\mu}m$ 공정을 사용하여 레이아웃을 진행하였다. 설계된 컨버터는 입력 전압 3.3 V, 출력전압 5 V, 출력전류 100 mA 출력전압 대비 1%의 출력 전압 리플과 1 MHz의 스위칭 주파수의 특성을 갖는다. 본 논문에서 제안하는 승압형 DC-DC 컨버터는 PDA, 휴대폰, 노트북 등 휴대용 전자기기 시장에 맞는 고효율, 소형화 컨버터로서 유용하게 사용 될 것으로 사료된다.

특이값 분해를 이용한 라만 스펙트럼 고속 탐색 알고리즘 (A Fast Search Algorithm for Raman Spectrum using Singular Value Decomposition)

  • 서유경;백성준;고대영;박준규;박아론
    • 한국산학기술학회논문지
    • /
    • 제16권12호
    • /
    • pp.8455-8461
    • /
    • 2015
  • 본 논문에서는 라만 스펙트럼의 고속 탐색을 위해 특이값 분해(SVD, Singular Value Decomposition)를 이용한 새로운 탐색 알고리즘들을 제안한다. 제안 알고리즘에서는 SVD를 통해 얻은 특이벡터를 중요도에 따라 선별하여 실험에 사용함으로써 계산량 단축을 도모한다. 파일럿 테스트(Pilot test)를 수행하여 일부 데이터들을 미리 탐색 대상에서 제외시키고 부분탐색법(PDS, Partial Distance Search)을 적용하여 탐색을 수행함으로써 큰 폭으로 계산량을 감소시킨다. 실험에 사용한 데이터베이스는 총 14,032종의 화학 물질 라만 스펙트럼으로 구성하였으며, 기존의 탐색 방법인 전체탐색법(Full Search), PDS와 평균피라미드탐색법(MPS, Mean Pyramid Search)를 1차원공간상의 신호에 적용하기 적절하게 변형한 1DMPS에 PDS를 적용한 실험(1DMPS+PDS), 데이터의 분산을 내림차순 정렬하여 !DMPS와 PDS를 적용한 실험(1DMPS Sort with Variance+PDS), 데이터의 250차원 성분만 SVD 변환하여 PDS를 적용한 실험(250SVD+PDS), 그리고 제안 알고리즘 PSP(Partial SVD with PDS)와 PSSP(Partial SVD with Sorted Pilot test)을 적용한 실험을 비교 분석하였다. 각 알고리즘의 성능은 곱셈 및 덧셈의 연산량 비교를 통해 이루어졌는데, 실험 결과에 따르면 250SVD+PDS에 비해 제안알고리즘 PSP는 15.7%, PSSP에서는 64.8%의 계산량 감소를 확인하였다.

테스트 케이스 분포 조절을 통한 IP-ART 기법의 성능 향상 정책 (Improving Performance of ART with Iterative Partitioning using Test Case Distribution Management)

  • 신승훈;박승규;최경희
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제36권6호
    • /
    • pp.451-461
    • /
    • 2009
  • 적응적 랜덤 테스팅(Adaptive Random Testing, ART)은 테스트 케이스의 효율적인 선택을 통해 순수 랜덤 테스팅(Random Testing, RT)보다 더 적은 수의 테스트 케이스를 이용해 입력 도메인 내의 오류를 찾는 것을 목적으로 한다. ART 기법 중 하나인 입력 도메인 반복 분할 기법(ART through Iterative Partitioning, IP-ART)은 초기 ART 기법의 단점인 많은 연산량을 입력 도메인 분할에 의해 효율적으로 개선되도록 하였으며, 입력 도메인 확장을 이용한 IP-ART(IP-ART with Enlarged Input Domain, EIP-ART)는 IP-ART의 테스트 케이스 분포 특징을 이용하여 추가적인 성능 향상과 확장성을 제공하였다. 하지만 EIP-ART는 입력 도메인 확장에 따라 발생하는 부하로 인해 테스트 케이스 생성에 오랜 시간을 요구하기 때문에 이의 개선이 필요하다. 따라서 본 논문에서는 두 가지의 추가 부하를 유발하지 않는 테스트 케이스 분포 조절 기법을 제안하고, 이들의 성능 개선 가능성을 실험을 통해 확인하였으며, 실험 결과, 제안된 두 기법 중 입력 도메인 타일링 기법이 모든 환경에서 더 우수한 성능 및 확장성을 갖는 것으로 확인되었다.