• 한국공간정보시스템학회 논문지
• /
• 제4권1호
• /
• pp.39-46
• /
• 2002

분산 공간 데이터베이스 시스템들 사이에서 빈번히 수행되는 공간 죠인 질의는 공간 데이터의 대용량성과 그 복잡성으로 인하여 공간 연산 수행 시 서버에 CPU 및 디스크 I/O 상의 부하를 일으킨다. 본 논문은 이러한 분산 공간 데이터베이스 시스템에서 수행 비용이 많이 드는 원격 사이트간의 공간 죠인 질의를 병렬적으로 수행하는 기법을 제안한다. 본 기법은 죠인에 참여하는 릴레이션들 중 하나를 이등분하는 방법으로 공간 죠인 연산을 분리한 후, 질의 수행에 참여하는 두 서버에게 죠인 연산을 분배한다. 각 서버는 분할된 공간 죠인 연산을 동시에 연쇄적으로 처리하고 결과를 병합하여 최종 죠인 결과를 생성한다. 본 기법은 릴레이션을 효율적으로 분할하여 죠인을 수행함으로써 공간 연산에 참여하는 객체의 수를 절반으로 줄이며 R-Tree 등 공간 인덱스의 탐색 횟수와 그 범위를 감소시킨다. 또한 릴레이션을 영역단위로 분할하여 객체의 수를 줄이고 참여 객체를 군집화 시킴으로써 죠인 연산시에 디스크와 버퍼의 사용 효율을 높인다.

• 대한수학교육학회지:학교수학
• /
• 제13권3호
• /
• pp.405-422
• /
• 2011

본 연구는 행렬 연산지도의 실태를 분석하여 행렬 연산에 관한 이해의 필요성을 제시한 후, 행렬의 연산이 정의되는 이론적 배경의 탐구를 통하여 일대일 대응의 의의에 대해 고찰한다. 대수적 관점에서의 일대일 대응의 의의는 '이미 구조를 알고 있는 집합에서 일대일 대응을 통하여 새로운 집합에 대수적 체계를 도입할 수 있게 하는 수단'이라는 것이다. 즉, 동형구조를 만드는데 있어 핵심 아이디어라는 것이다. 행렬의 연산을 예로 한 일대일 대응에 관한 이러한 고찰과정은 수학적 사실의 필연성 및 개연성을 경험하게 하여, 그러한 수학적 아이디어들이 단순히 주어지는 것이 아니라, 특정의 목적성 있는 활동의 결과물임을 인식하게 한다. 또한 일대일 대응의 본질적 이해는 행렬에 대한 논의에 그치지 않고 지수법칙, 대칭차집합, 순열 등 다양한 수학적 지식을 전개하기 위한 기저가 된다. 이러한 연구의 목적은 교사와 학생들에게 수학적 개념의 의미 충실한 이해를 돕는데 있으며, 나아가 교사의 가르칠 지식에의 전문성을 높이는데 있다.

• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.522-531
• /
• 2018

FIPS 186-2에 정의된 224-비트 소수체 타원곡선 암호와 2048-비트 키길이의 RSA 암호를 단일 하드웨어로 통합 구현한 공개키 암호 프로세서 EC-RSA를 설계하였다. ECC의 스칼라 곱셈과 RSA의 멱승 연산에 공통으로 사용되는 유한체 연산장치를 32 비트 데이터 패스로 구현하였으며, 이들 연산장치와 내부 메모리를 ECC와 RSA 연산에서 효율적으로 공유함으로써 경량화된 하드웨어로 구현하였다. EC-RSA 프로세서를 FPGA에 구현하여 하드웨어 동작을 검증하였으며, 180-nm CMOS 셀 라이브러리로 합성한 결과 11,779 GEs와 14 kbit의 RAM으로 구현되었고, 최대 동작 주파수는 133 MHz로 평가되었다. ECC의 스칼라 곱셈 연산에 867,746 클록 사이클을 소요되어 34.3 kbps의 처리율을 가지며, RSA의 복호화 연산에 26,149,013 클록 사이클이 소요되어 10.4 kbps의 처리율을 갖는 것으로 평가되었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권6호
• /
• pp.543-556
• /
• 2009

최근 NAND 플래시메모리를 모바일시스템의 파일저장용 뿐 아니라 가상메모리의 스왑장치용으로 사용하려는 시도가 늘고 있다. 가상메모리의 페이지 참조는 시간지역성이 지배적이어서 LRU 및 이를 근사시킨 CLOCK 알고리즘이 널리 사용된다. 한편, NAND 플래시메모리는 읽기 연산에 비해 쓰기 연산의 비용이 높아 이를 고려한 페이지 교체 알고리즘이 필요하다. 본 논문에서는 가살메모리의 읽기/쓰기 참조 패턴을 독립적으로 분석하여 시간지역성이 강한 읽기 참조와 달리 쓰기 참조의 경우 시간지역성의 순위 역전 현상이 발생함을 발견하였다. 이에 근거하여 본 논문은 쓰기의 재참조 성향 예측을 위해 시간지역성뿐 아니라 쓰기 연산의 빈도를 함께 고려하는 페이지 교체 알고리즘을 제안한다. 새로운 알고리즘은 연산별 I/O 비용을 고려해서 메모리 공간을 읽기 연산과 쓰기 연산에 독립적으로 할당하고 참조 패턴의 변화에 적응해 할당 공간을 동적으로 변화시킨다. 알고리즘의 시간 오버헤드가 매우 적어 가상메모리 시스템에서 사용될 최적의 조건을 갖추고 있으며 파라미터 설정이 필요 없음에도 CLOCK, CAR, CFLRU 알고리즘에 비해 20-66% 정도의 I/O 성능을 향상시킴을 보였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권5호
• /
• pp.422-428
• /
• 2009

플래시 메모리는 부피가 작고, 가볍고, 소비전력이 낮으며 입출력이 빨라 최근 소형기기의 저장 장치로 널리 사용이 되고 있다. 그러나 플래시 메모리는 지움 연산을 수반하는 가비지 컬렉션을 수행해야 한다. 지움 연산은 속도가 느리고, 각 블록마다 지움 연산 횟수가 제한이 있다. 따라서 본 논문에서는 지움 연산 횟수와 각 블록의 지움 횟수 편차를 줄이는데 초점을 맞춘 균등화 정책을 제안한다. 따라서 플래시 메모리의 페이지 사용률에 기반을 둔 두 가지 가비지 컬렉션 수행 모드를 정의하고 그리고 각 모드에 대해 다른 지움 비용을 계산하여 전체 지움 연산 횟수와 각 블록의 지움 횟수 편차를 최소화하는 가비지 컬렉션 기법을 제안한다. 추가로 가비지 컬렉션 연산 시간을 최소화하기 위해 그룹 관리 기법을 제안해 보다 빠른 수행 시간을 가질 수 있도록 한다. 실험 결과 제안하는 정책은 기존의 Greedy 와 CAT 기법의 장점들을 동시에 나타내었고, 지움 횟수 편차를 평균 85% 감소 시켰고 가비지 컬렉션 수행 시간을 최대 6% 단축 시켰다

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제6권12호
• /
• pp.573-580
• /
• 2017

심층 신경망은 많은 노드의 층을 쌓아 만든 거대한 신경망이다. 심층 신경망으로 대표되는 딥 러닝은 오늘날 많은 응용 분야에서 괄목할만한 성과를 거두고 있다. 하지만 다년간의 연구를 통해 심층 신경망에 대한 다양한 문제점이 식별되고 있다. 이 중 일반화는 가장 널리 알려진 문제점들 중 하나이며, 최근 연구 결과인 드롭아웃은 이러한 문제를 어느 정도 성공적으로 해결하였다. 드롭아웃은 노이즈와 같은 역할을 하여 신경망이 노이즈에 강건한 데이터 표현형을 학습할 수 있도록 하는데, 오토인코더와 관련된 연구에서 이러한 효과가 입증되었다. 하지만 드롭아웃은 빈번한 난수 연산과 확률연산으로 인해 신경망의 학습 시간이 길어지고, 신경망 각 계층의 데이터 분포가 크게 변화하여 작은 학습율을 사용해야하는 단점이 있다. 본 논문에서는 돌연변이 연산을 사용하여 비교적 적은 횟수의 연산으로 드롭아웃과 동등 이상의 성능을 나타내는 모델을 제시하고, 실험을 통하여 논문에서 제시한 방법이 드롭아웃 방식과 동등한 성능을 보임과 동시에 학습 시간 문제를 개선함을 보인다.

• 한국산업정보학회논문지
• /
• 제23권4호
• /
• pp.13-22
• /
• 2018

본 논문에서는 스크램블 연산(Scramble Operation) 및 위상 천이 디지털 홀로그래피(PSDH; Phase Shift Digital Holography) 기반 영상 이중 암호화 방법을 제안한다. 암호화하고자 하는 영상을 스크램블 연산을 통해 디지털적으로 1차 암호화를 수행한 후, 위상 변조하고, 위상을 천이시킨 기준파와의 간섭을 통해 2차 암호화 정보를 얻는다. 복호화 과정은 암호화 과정의 역순으로 진행된다. 두 개의 암호화된 영상들을 적절하게 산술 처리하는 위상 천이 디지털 홀로그래피 기술을 통해 디지털적으로 1차 복호화하고, 위상 복조를 한 후, 스크램블 연산 시에 사용한 암호화 키 정보를 이용하여 원래의 영상을 복원한다. 제안된 암호화 방법은 스크램블 연산에 사용된 두 개의 키 정보와 위상 천이 디지털홀로그래피 기술에서 사용된 거리 정보, 광원의 파장 등의 정보를 모두 정확하게 알아야만 원래의 영상을 복원할 수 있다.

• 한국산학기술학회논문지
• /
• 제10권11호
• /
• pp.3087-3093
• /
• 2009

디지털 필터는 다양한 디지털 신호처리 분야에서 필수 불가결하게 사용되는 기본 요소이다. 디지털 필터는 이진수의 덧셈과 곱셈을 기본 연산으로 하기 때문에 이진수로 나타낸 필터의 계수 및 차수에 의해 연산 속도, 전력소비 등의 성능이 결정 될 뿐만 아니라 VLSI 기술을 이용하여 디지털 필터가 반도체 칩으로 제작되는 경우, 칩의 면적에 영향을 미치게 된다. 본 연구에서는 디지털 필터의 성능을 개선하기 위하여 2의 보수로 표현되는 이진 필터 계수 데이터들에 대하여 0 디지트의 개수를 최대로 표현할 수 있도록 하는 두 가지 알고리즘을 적용하여 필터의 연산속도를 증가 시키고, 공통 부분식 소거법을 적용하여 필터의 덧셈 연산을 간소화 시키며 곱셈 연산을 shift 연산으로 대체하여 디지털 필터 설계를 간단히 할 수 있는 방법을 제시하였다. 제안한 방법은 FPGA를 이용한 디지털 필터로 구현하여 성능을 평가하였다.

• 전자공학회논문지
• /
• 제50권5호
• /
• pp.112-120
• /
• 2013

본 연구에서는 UHD($3840{\times}2160$)영상을 실시간 처리하는 고성능 H.264/AVC CAVLC 부호화기를 설계하였다. 연산처리 성능을 높이기 위해 통계값 탐색 과정과 코드워드 부호화 과정을 각각 1사이클에 처리하도록 설계하였다. 통계값 탐색과정을 1사이클에 처리하기 위해 16개 계수들의 '0' 또는 '0'이 아님을 표시하는 비트열을 만들어 산술 및 논리연산을 통해 통계값을 한 번에 구하였다. 그리고 코드워드 부호화 과정을 1사이클에 처리하기 위해 레벨의 코드워드 길이를 결정하는 계수들과 임계값들과의 비교 연산을 동시에 처리함으로써 코드워드 부호화 과정의 재귀적 연산을 제거하였다. 제안하는 H.264/AVC 병렬 CAVLC 부호화기는 통계값 탐색 단계과 코드워드 부호화 단계로 나뉘는 2단 파이프라인 구조로 고속 병렬 연산 회로를 구현하였으며, 산술 연산을 적용하여 코드워드 부호화 테이블을 회로의 크기를 줄이고자 하였다. 0.13um 공정에서 시뮬레이션한 결과, 게이트 수는 33.4Kgates이며, 최대동작주파수 100MHz에서 UD 영상을 초당 100프레임으로 실시간 처리가 가능하다.

• 정보보호학회논문지
• /
• 제27권3호
• /
• pp.477-487
• /
• 2017

MPC(multiparty computation) 프로토콜이란 다수의 사용자가 각각 데이터를 제공하고, 이를 이용하여 협력적으로 연산을 수행하는 기법이다. 기존의 MPC 프로토콜은 사용자 사이의 상호작용에 의존했기 때문에, 연산이 끝날 때까지 모든 사용자가 온라인 상태를 유지해야 했다. 이를 개선하기 위한 연구 중 하나로서, 공모하지 않은 두 서버에 연산을 위임하는 기법이 연구되고 있다. 사용자의 참여를 완전히 배제한 최초의 기법이 Peter 등에 의해 제안되었으나, 서버 간 통신량이 매우 높다는 단점이 있다. 본 논문에서는 Peter 등의 기법에서 문제가 되었던 서버 간 통신량을 PRE(proxy re-encryption)를 이용하여 개선하였다. 제안하는 기법과 유사한 기법이 두 차례 제안되었으나, 복호화 과정에서 이산대수 문제를 해결해야 하거나, 서버와 사용자 사이의 공모공격에 취약한 등 다양한 문제점이 존재한다. 본 논문에서는 기존 기법의 문제점을 분석하고 이를 바탕으로 안전하고 효율적인 MPC 프로토콜을 제안한다. 제안하는 기법은 PRE를 이용하여 서버 간 통신량을 낮추었으며, 연산과정에서 사용자의 참여를 완전히 배제하였고, 복호화 과정에서 이산대수문제를 풀지 않고도 연산결과를 얻을 수 있다.