• Proceedings of the CALSEC Conference
• /
• 1998.10b
• /
• pp.585-594
• /
• 1998

이미 전자상거래(EC)가 시간적ㆍ공간적 제약을 극복하고 국경을 초월한 새로운 교역시장 (Cyber Market)으로 등장하고 있으며 세계 자동차 산업은 표준부품의 공동개발 및 조달을 통해 중복투자 방지, 신차개발기간 단축 등 전략적 제휴를 통한 공조ㆍ공생체계 구축을 경쟁적으로 추진하고 있으나 국내 자동차업계는 제품개발, 부품조달, 판매 및 A/S 등 모든 부문을 독자적으로 해결함으로써 경쟁력 제고에 역행하는 경향이 있다. 또한 자동차 선진국과는 달리 국제 경쟁력 강화를 위한 CALS/EC 정보 기반 기술의 실질적인 활용이 미흡한 실정이다. 이러한 현실을 개선하기 위해 최근에 자동차공업협회(KAMA)와 현대, 대우, 기아 자동차 3사는 자동차 산업 CALS 추진 모델(Autopia)의 구축을 추진하고 있다. 추진 내용은 자동차 산업의 전체 Life-Cycle인 제품기획 단계부터 설계, 생산, 구매/조달, 고객지원 단계등 전 분야를 3개 부문(신차개발 프로세스, 구매조달 프로세스, 고객지원 서비스)으로 구분되어 있다. 신차개발 프로세스 부문은 차세대 PDM을 통하여 제품개발 사이클 단축을 추구하며 STEP을 통한 범용적 설계정보 교환 체계 구현이 기반이 된다. 또한 업무 흐름의 불투명성으로 인한 업무의 불균형 현상 타파와 설계 변경의 효율적 대응을 위하여 Workflow Management가 동시공학에 바탕을 두고 도입 적용되어야 한다. CAD 데이터를 비롯한 방대한 데이터의 효율적 관리를 위해서는 각 프로세스별로 독립된 정보를 체계적으로 관리할 수 있는 통합 환경(Integrated Data Environment)을 구성하여 각 프로세스에 걸쳐 데이터의 처리효율을 증대하여야 한다. 신차개발 부문의 핵심 기술이면서도 현업 적용이 초기 단계인 Digital Mockup과 Virtual Reality의 적용을 위해서는 3D 모델링이 기본 설계 방법으로 적용되어야 하며 이를 통한 어셈블리 및 부품구조의 관리가 이루어져야 한다. 구매조달 프로세스 부문은 자동차 업계의 공통 EDI/EC 네트워크 구축을 통한 경제적인 인프라 구조와 함께 부품 조달 체계의 간소화를 추구함으로써 자동차 산업의 대외 경쟁력 강화가 이루어 질 수 있다. 공개구매 시스템의 구축을 통하여 완성차별로 전속 계열화된 수직적인 부품조달 체계와 업체간 정보공유의 폐쇄성을 제거할 수 있고 완전 경쟁에 의한 우량 협력업체 발굴 기회의 확대가 용이하다. 이를 통하여 궁극적으로는 Global Vendor망의 구축이 실현될 것이다. 종합물류 시스템이 구현되면 판매는 경쟁체제, 물류는 공동화가 됨으로써 국가적으로 물류 비용의 절감이 엄청날 것으로 예상된다. 전국에 산재되어 있는 1,000여개의 대리점과 7,000여개의 정비업소를 대상으로 한 정비부품 EDI/EC 시스템이 구축되면 고객 서비스의 효율 향상과 함께 정비업소의 물류 및 재고 비용의 감소, 조달 속도의 향상, 조달 업무의 간소화 등의 효과를 보게 될 것이다. 고객지원 서비스는 정비정보 시스템, 산업정보 시스템, 쇼핑몰 시스템, 등록대행 시스템등을 통하여 일반 국민들이 피부로 느낄 수 있는 시스템으로 구축 되어야 할 것이다.

• Journal of the Korea Convergence Society
• /
• v.11 no.4
• /
• pp.157-163
• /
• 2020

This paper is a product design convergence study to improve the aesthetic quality of CIGS solar cells for utilizing urban living structures, identifying problems of existing solar cell panels and drawing expert aesthetic elements for improving CIGS solar cells through survey and [Group discussion of experts] based on aesthetic elements of product design. Out of the aesthetic elements derived, the top three models of the product design process were 'environmental harmonization', 'pattern balance', and 'period universality' to derive the design and assembly design of the CIGS solar cell module for improving aesthetic quality, and applied to apartments, veranda, windows, and streetcar through product simulation. This study is suitable for applying aesthetic and CIGS solar cell function later to actual urban living structure, and future research direction needs to be studied on various patterns and structural design development of design.

• Journal of the Korean Institute of Gas
• /
• v.18 no.1
• /
• pp.46-51
• /
• 2014

The purpose of this paper is to study of the vehicle lamp manufacturing system composing ultrasonic waves connection process. Making lamp assembly plant, it was produced in the separate process as the injection molding, ultrasonic waves bonding, annealing in the constant temperature, lamp assembling and packing. But the improvement method producing the lamp was added with one-step process by one automation technique. As a result, welding with ultrasonic waves process, the method decreased the energy consumption and noise during ultrasonic waves welding. Therefore, this method used the mathematics modeling for checking validity, it selected the stability and suitable controller using transfer function of plant and bode chart. In this study, the $180^{\circ}$ revolution control system to turn injection part upside down was $M_{eq}\;lcos{\theta}(t)$ because of gravity influence. It effected to unstable condition a system. For solving this problem, it aimed the linearization and stabilization of system by elimination $M_{eq}\;lcos{\theta}(t)$ as applying Free-forward control technique.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.17 no.3
• /
• pp.699-707
• /
• 2016

This paper proposes a low-complexity central processing unit (CPU) that is suitable for deeply embedded systems, including Internet of things (IoT) applications. The core features a 16-bit instruction set architecture (ISA) that leads to high code density, as well as a multicycle architecture with a counter-based control unit and adder sharing that lead to a small hardware area. A co-processor, instruction cache, AMBA bus, internal SRAM, external memory, on-chip debugger (OCD), and peripheral I/Os are placed around the core to make a system-on-a-chip (SoC) platform. This platform is based on a modified Harvard architecture to facilitate memory access by reducing the number of access clock cycles. The SoC platform and CPU were simulated and verified at the C and the assembly levels, and FPGA prototyping with integrated logic analysis was carried out. The CPU was synthesized at the ASIC front-end gate netlist level using a $0.18{\mu}m$ digital CMOS technology with 1.8V supply, resulting in a gate count of merely 7700 at a 50MHz clock speed. The SoC platform was embedded in an FPGA on a miniature board and applied to deeply embedded IoT applications.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.33 no.8C
• /
• pp.575-582
• /
• 2008

In this paper we described the process and the results of real-time implementation of G.729.1 wideband speech codec which is standardized in SG15 of ITU-T. To apply the codec on ARM926EJ-S(R) processor core. we transformed some parts of the codec C program including basic operations and arithmetic functions into assembly language to operate the codec in real-time. G.729.1 is the standard wideband speech codec of ITU-T having variable bit rates of $8{\sim}32kbps$ and inputs quantized 16 bits PCM signal per sample at the rate of 8kHz or 16kHz sampling. This codec is interoperable with the G.729 and G.729A and the bandwidth extended wideband($50{\sim}7,000Hz$) version of existing narrowband($300{\sim}3,400Hz$) codec to enhance voice quality. The implemented G.729.1 wideband speech codec has the complexity of 31.2 MCPS for encoder and 22.8 MCPS for decoder and the execution time of the codec takes 11.5ms total on the target with 6.75ms and 4.76ms respectively. Also this codec was tested bit by bit exactly against all set of test vectors provided by ITU-T and passed all the test vectors. Besides the codec operated well on the Internet phone in real-time.

• The KIPS Transactions:PartA
• /
• v.18A no.3
• /
• pp.109-114
• /
• 2011

We describe a technique for automatically proving compiler optimizations sound, meaning that their transformations are always semantics-preserving. As is well known, IR (Intermediate Representation) optimization is an important step in a compiler backend. But unfortunately, it is difficult to detect and debug the IR optimization errors for compiler developers. So, we introduce a C level error check system for detecting the correctness of these IR transformation techniques. In our system, we first create an IR-to-C converter to translate IR to C code before and after each compiler optimization phase, respectively, since our technique is based on the Memory Comparison-based Clone(MeCC) detector which is a tool of detecting semantic equivalency in C level. MeCC accepts only C codes as its input and it uses a path-sensitive semantic-based static analyzer to estimate the memory states at exit point of each procedure, and compares memory states to determine whether the procedures are equal or not. But MeCC cannot guarantee two semantic-equivalency codes always have 100% similarity or two codes with different semantics does not get the result of 100% similarity. To increase the reliability of the results, we describe a technique which comprises how to generate C codes in IR-to-C transformation phase and how to send the optimization information to MeCC to avoid the occurrence of these unexpected problems. Our methodology is illustrated by three familiar optimizations, dead code elimination, instruction scheduling and common sub-expression elimination and our experimental results show that the C level error check system is highly reliable.

• Proceedings of the IEEK Conference
• /
• 1999.11a
• /
• pp.989-992
• /
• 1999

Battery로 작동되고, 소형인 제품들도 다양한 기능은 물론이고, 다양한 입출력 장치를 갖추고, 실시간으로 처리하는 시스템이 많이 요구되고 있는 실정이며, 점차 더욱 더 요구될 것으로 전망된다. 더욱이 포터블 기기는 일반적으로 MCU의 내부에 제한된 ROM type 메모리를 내장하게 되면, 데이터 메모리로 SRAM 및 flash memory를 갗추고 있다. 따라서 이러한 제한된 하드웨어 환경하에서 많은 기능을 수행해야 하는 경우가 많다. 여러 기능을 시간적인 간격으로 배분하거나, 기능 자체를 서로 배분하면서, 서로 융합하는 등의 여러 가지 기능을 수행하려다보면, 당연히 메인 소프트웨어 구조가 복잡해지며 대부분 어셈블리나 C와 같은 linear한 구조를 가지는 language로 개발되기 때문에 효과적인 프로그램 구조를 세우기는 쉽지 않다. 본 논문에서는 이를 위해 좀더 규격화된 방법을 제시하고자 한다. 보다 구체적인 구조를 연구할 목적으로 다양한 테스크를 수행하여야 하는 시스템이면서 프로세서가 필요한 포터블 기기의 한 응용 제품인 MP3 Player 에서 요구되는 job scheduling을 연구한다. 필요한 작업의 종류는 가장 부하가 많이 걸리는 압축된 MP3 file을 다시 복원시켜주는 codec 부분과 일정 시간 간격을 가지고 수행하여야 하는 외부 키보드 입력과 실시간으로 시간을 계산하는 타이머 기능, 그리고 LCD에 시간의 변화를 표시하여 주어야한다. 이와같이 수시로 작업이 발생하지만 시간 점유율이 중간 정도인 LCD 컨트롤과 메모리 컨트롤 등이다. 프로세서의 속도를 최소한으로 줄이면서 스케줄링에 의해 시간 문제를 해결하는 방법을 제시하도록 한다. 이는 기초과학 수준이 높은 북방권 국가들의 과학자들이 주로 활용되고 있다는 점에서도 잘 알 수 있으며 우리의 과학기술 약점을 보완하는 원천으로써 외국인 연구 인력이 대안이 되고 있음을 시사한다. 본 연구에서는 한국 연구 조직에서 일하는 외국인 연구자들의 동기 및 성과에 영향을 미치는 많은 요인들을 확인할 수 있었다. 상관관계, 분산분석, 회귀분석 등을 통해 활용 성과에 미치는 영향 요인들을 도출하였다. 설문 분석을 통하여 동기 및 성과 사이에는 강한 상관관계가 존재하는 것을 확인할 수 있었으며 이는 전통적인 동기 이론들과 부합한다. 대부분의 변수가 동기 및 성과에 동시에 영향을 미치는 것으로 조사되었으며 그중에서도 조직 협력 문화, 외국인 연구자의 의사소통 및 협력성, 외국인 연구자의 연구 능력 관련 변수들 및 연구 프로젝트의 기술수명주기, 외국인 연구자의 기존 기술지식의 흡수 등이 가장 중요한 변수로 나타났다. 이는 우리가 주로 중국 및 러시아 과학자들을 활용하여 상업화하는 외국인 연구인력 활용 패턴과도 일치하는 결과이다. 즉 우호적인 조직문화를 가지고 있는 연구 조직에서, 이미 과학기술 지식을 많이 가지고 있고 연구 능력도 높은 외국인 과학기술자를, 한국에서 기술이 태동 또는 성장하고 있는 연구 분야에서 활용하는 것이 가장 성과가 좋다는 사실을 확인시켜 주고 있다. 국내에서 최초로 수행된 본 연구는 외국인 연구 인력의 활용 성과가 매우 높으며, 우리의 과학기술혁신시스템을 보완하는 유효한 수단으로써 외국인 연구 인력이 중요한 대안이 될 수 있음을 발견하였다. 외국인 연구 인력을 잘 활용하기 위하여 문제점 및 개선방안을 활용 환경, 연구 인력이 중요한 대안이 될 수

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.7
• /
• pp.37-47
• /
• 2011

Real picture like high quality computer graphic is widely used in various fields and shader processor, a key part of a graphic processor, has been advanced to programmable unified shader. However, The existing graphic processors have been optimized to commercial algorithms, so development of an algorithm which is not based on it requires an independent shader processor. In this paper, we have designed and implemented a control unit to support high quality 3 dimensional computer graphic image on programmable integrated shader processor. We have done evaluation through functional level simulation of designed control unit. Hardware resource usage rate are measured by implementing directly on FPGA Virtex-4 and execution speed are verified by applying ASIC library. the result of an evaluation shows that the control unit has the commands more about 1.5 times compared to the other shader processors that is a behavior similar to the control unit and with a number of processing units used in a shader processor, compared with the other processors, overall performance of the control unit is improved about 3.1 GFLOPS.

• The Journal of the Acoustical Society of Korea
• /
• v.20 no.6
• /
• pp.34-39
• /
• 2001

An adaptive multi-rate (AMR) speech coder was adopted as a standard of W-CDMA by 3GPP and ETSI. The AMR coder is based on the CELP algorithm operating at rates ranging from 12.2 kbps down to 4.75 kbps, and it is a source controlled codec according to the channel error conditions and the traffic loading. In this paper, we implement the DSP S/W of the AMR coder using OakDSPCore. The implementation is based on the CSD17C00A chip developed by C&S Technology, and it is tested using test vectors, for the AMR speech codec, provided by ETSI for the bit exact implementation. The DSP B/W requires 20.6 MIPS for the encoder and 2.7 MIPS for the decoder. Memories required by the Am coder were 21.97 kwords, 6.64 kwords and 15.1 kwords for code, data sections and data ROM, respectively. Also, actual sound input/output test using microphone and speaker demonstrates its proper real-time operation without distortions or delays.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04b
• /
• pp.743-746
• /
• 2001

자바는 객체지향 언어이고, 한번 작성된 프로그램은 자바 가상 기계가 있는 모든 곳에서 수정없이 실행될 수 있기 때문에 소프트웨어의 개발과 유지 보수에 많은 장점을 가진 언어이다. 이러한 특징으로 인하여 개발되는 제품들이 자바로 구현되는 경우가 많다. 그러나 아직 대다수 소프트웨어 개발자들은 주로 C 언어나 C++ 언어를 사용하고 있으며, 최근에는 C#이라는 언어를 사용하고 있다. 자바가 플랫폼에 독립적인 장점은 가지고 있지만, 다수의 개발자 및 사용자가 마이크로소프트 윈도우 운영체제를 사용하고 있다는 것을 감안한다면 그리 탁월한 장점만은 될 수 없다. 또한, 최근의 개발동향이 COM(Component Object Model)을 지향하고 있고, 이는 더 이상 개발자들에게 프로그래밍 언어에 구애를 받지 않고 오직 개발 제품에 대한 집중력을 가질 수 있는 환경을 제공할 수 있다면, 그 개발 효율에 있어서 상당한 이점을 가질 수 있다는 의미이다. 따라서, COL(Component Object Language)을 기반으로 하고 있는 C# (C sharp)언어를 사용하여 개발을 함에 있어서 자바의 언어를 C# 언어로 변환할 수 있다면, 신생 언어인 C#에 있어서 기존 자바로 되어 있는 유용한 개발 제품들을 보다 효율적으로 이용할 수 있을 것이다. 본 논문에서는 두 언어(자바, C#)를 하나로 잇는 교량(bridge)역할을 할 수 있도록 자바의 중간 언어인 Bytecode를 C#의 중간 언어인 MSIL(Microsoft Intermediate Language)로 바꿀 수 있는 중간 언어 번역기를 설계하고 구현하였다. 이를 위한 방법으로는 먼저, 자바 Bytecode 와 MSIL 의 어셈블리 형태에서의 명령어 매칭과정을 매핑 테이블을 이용하여 처리하였고, MSIL 에서 자바 Bytecode 의 함수와 같은 기능을 하는 메소드의 변환을 위하여 마크로 변환기법을 이용하여 해결하였다.I/O ratio 2.5). BTEX의 상대적 함량도 실내가 실외보다 높아 실내에도 발생원이 있음을 암시하고 있다. 자료 분석결과 유치원 실내의 벤젠은 실외로부터 유입되고 있었고, 톨루엔, 에틸벤젠, 크실렌은 실외뿐 아니라 실내에서도 발생하고 있었다. 정량한 8개 화합물 각각과 총 휘발성 유기화합물의 스피어만 상관계수는 벤젠을 제외하고는 모두 유의하였다. 이중 톨루엔과 크실렌은 총 휘발성 유기화합물과 좋은 상관성 (톨루엔 0.76, 크실렌, 0.87)을 나타내었다. 이 연구는 톨루엔과 크실렌이 총 휘발성 유기화합물의 좋은 지표를 사용될 있고, 톨루엔, 에틸벤젠, 크실렌 등 많은 휘발성 유기화합물의 발생원은 실외뿐 아니라 실내에도 있음을 나타내고 있다.>10)의 $[^{18}F]F_2$를 얻었다. 결론: $^{18}O(p,n)^{18}F$ 핵반응을 이용하여 친전자성 방사성동위원소 $[^{18}F]F_2$를 생산하였다. 표적 챔버는 알루미늄으로 제작하였으며 본 연구에서 연구된 $[^{18}F]F_2$가스는 친핵성 치환반응으로 방사성동위원소를 도입하기 어려운 다양한 방사성의 약품개발에 유용하게 이용될 수 있을 것이다.었으나 움직임 보정 후 영상을 이용하여 비교한 경우, 결합능 변화가 선조체 영역에서 국한되어 나타나며 그 유의성이 움직임 보정 전에 비하여 낮음을 알 수 있었다. 결론: 뇌활성화 과제 수행시에 동반되는 피험자의 머리 움직임에 의하여 도파민 유리가 과대평가되었으며 이는 이 연구에서 제안한 영상정합을 이용한 움직임 보정기법에 의해서 개선되었다. 답이 없는 문제, 문제 만들기, 일반화가 가능한 문제 등으로 보고, 수학적 창의성 중 특히 확산적 사고에 초점을 맞추어 개방형 문제가 확산적 사고의 요소인 유창성, 독창성, 유연성 등에 각각 어떤 영향을 미치는지 20주의 프로그램을 개발, 진행하여 그 효과를