• 한국산학기술학회논문지
• /
• 제22권1호
• /
• pp.327-332
• /
• 2021

패키지레벨에서 반도체의 신뢰성 검사는 테스트 소켓에 반도체 칩 패키지를 탑재시킨 상태에서 테스트가 진행되며, 테스트 소켓은 기본적으로 반도체 칩 패키지의 형태에 따라서 그 모양이 결정되는 것이 일반적이다. 또한, 반도체 칩 패키지의 리드와 소켓 리드의 기계적인 접촉에 의해 테스트 장비와 연결하는 매개체의 역할을 하며, 신호전달 과정에서 신호의 손실을 최소화하여 반도체에 검사신호를 잘 전달할 수 있도록 하는 기능이 핵심이다. 본 연구에서는 이웃하고 있는 전기 전달 경로의 상호 영향성을 검사 할 수 있는 기술을 적용함으로써 수명 검사와 정밀 측정뿐만 아니라 이웃하고 있는 전기 전달 경로의 구조를 포함하여 단 한 번의 접촉을 통해 100개미만의 실리콘 테스트 소켓의 합선 테스트가 가능하도록 개발하였다. 개발된 장치의 테스트 결과 99%이상의 테스트 정밀도와 0.66이하의 동시 검사속도 특성을 나타내었다.

• 한국음향학회지
• /
• 제16권4호
• /
• pp.76-84
• /
• 1997

본 논문은 이동통신기기의 핵심부품중 하나인 VCO를 IC로 설계한 내용을 기술하였다. 설계한 VCO는 배리캡을 사용한 LC 동조형발진기로 구현하였다. 사용한 발진소자중 인덕터는 실리콘 IC 구현상의 난점[8]으로 인해 외부로 구성하고 나머지부분을 모두 IC화 하였다. 제작하는데 사용된 마스크 수는 15개이며 칩 사이즈는 1150um${\times}$780um이다. 제작한 VCO IC를 테스트한 결과 전원전압 5V에서 제어전압을 1V에서 3V로 변화시킬때 880MHz 영역에서 동작하였으며 주파수 천이는 425KHz/V, 주파수 편이는 1.97MHz/T, 캐리어 레벨은 -7dBm, 전류소모는 16.7mA이었다. 또한, 위상 잡음은 50KHz 오프셋에서 -80dBc/Hz 이며 중심주파수에 대한 하모닉응답은 -41dBm 이다. 향후 송수신단을 단일 칩화하기 위해서는 외부회로도 실리콘 기판위에 구현할 수 있는 실리콘 MMIC[1][8]에 대한 연구가 수행되어야 할 것이다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.36.2-36.2
• /
• 2011

최근 나노기술의 비약적인 발전을 바탕으로 그 동안 구현이 쉽지 않았던 마이크로-나노 단위의 생체모사(biomimetics) 기술이 큰 각광을 받고 있다. 그 중에서도 특히 연잎 효과(lotus-effect)로 대표되는 접촉각 $150^{\circ}$ 이상의 초소수성(superhydrophobicity) 표면 구현은 생물, 화학, 물질 등의 다양한 분야에 있어 큰 사용가치를 가지기 때문에 연구가 전세계적으로 활발히 진행되고 있다. 초소수성을 가지는 표면을 구현하기 위해서는 표면의 화학적인 조성을 변화시켜 표면의 거칠기를 증대시키는 방법과 표면에너지를 낮추는 방법으로 구분될 수 있으며, 이를 위해 표면에 나노구조체를 형성시켜 표면 거칠기를 증대시키는 방법과 silane 계열의 자가-형성 단일막(Self-assembled monolayer)을 코팅하여 표면에너지를 낮추는 방법이 사용되어 왔다. 그러나 표면에 나노구조체를 형성시키는 과정에서 비싼 공정 비용이 발생하며, 대면적 구현이 쉽지 않다는 단점이 있으며, silane 계열의 자가-형성 단일막의 경우에는 제거가 쉽지 않아 추후 다양한 소자에의 적용이 어렵다는 단점을 가지고 있다. 본 연구에서는 무전해 식각법(Aqueous Electroless Etching)을 이용하여 대면적으로 합성시킨 실리콘 나노와이어의 표면 산소 흡착 처리를 통해 $156^{\circ}$ 이상의 초소수성 표면을 구현하였다. 액상 기반으로 형성된 실리콘 나노와이어의 표면은 열처리 공정을 통해 OH-기에서 O-기로 치환되어 낮은 표면에너지를 가지게 되며, 낮아진 표면에너지와 산화과정에서 증대된 표면 거칠기를 통해 Wenzel-state의 초소수성 표면 성질을 보였다. 변화된 나노와이어의 표면 거칠기는 주사전자현미경 (FE-SEM)과 주사투과현미경 (HR-TEM)을 통해 관찰되었다. 또한, 나노와이어의 길이와 열처리 공정 조건에 따라 나노와이어의 표면을 접촉각 $0^{\circ}$의 초친수성(superhydrophilicity) 특성부터 접촉각 $150^{\circ}$ 이상의 초소수성 특성까지 변화시킬 수 있었으며, 나노와이어의 길이에 따라 표면 난반사율을 조절하여 90% 이상의 매우 높은 흡수율을 가지는 나노와이어 표면을 구현할 수 있었다. 이러한 산소 흡착법을 이용한 초소수성 표면 구현은 기존 자가-형성 단일막 코팅을 이용한 방법에 비해 소자 제작 및 활용에 있어 매우 유리하며, 바이오칩, 수광소자 등의 다양한 응용 분야에 적용 가능할 것으로 예상된다.

• 대한전자공학회논문지SD
• /
• 제48권3호
• /
• pp.18-24
• /
• 2011

본 논문에서는 double boss 구조의 저압용 압력 센서의 다이아프램 브리지 모서리에 홈을 형성함으로서 압력센서의 내압특성을 향상시킬 수 있음을 확인하였다. 저압용 실리콘 압력센서에서는 일반적으로 boss구조가 널리 사용되고 있으나 칩에서의 제한된 다이아프램의 사이즈와 두께로 인하여 좋은 감도를 얻을 수는 없다. 특히, double boss구조는 다이아프램의 브리지 모서리 응력이 크게 작용함에 따라서 크랙이 생겨 다이아프램의 파괴가 진행되어 센서의 감도는 우수하지만 동작영역의 범위가 줄어들어 신뢰성에 문제가 있다는 단점을 가진다. 기존 double boss구조 압력센서 다이아프램 브리지에 모서리 홈의 길이를 $0.5{\sim}10{\mu}m$로 변화시키며 ANSYS 시뮬레이션을 시행하여 다이아프램 브리지 모서리와 브리지의 가장자리 그리고 압저항 소자가 위치하는 곳의 최대응력을 확인하였다. 그 결과 브리지 모서리의 길이가 6${\mu}m$이상인 경우, 브리지 모서리에서 발생하는 응력은 압저항 소자에 작용하는 응력보다 적다.

• 마이크로전자및패키징학회지
• /
• 제25권1호
• /
• pp.1-10
• /
• 2018

최근 플렉서블 OLED, 플렉서블 반도체, 플렉서블 태양전지와 같은 유연전자소자의 개발이 각광을 받고 있다. 유연소자에 밀봉 혹은 봉지(encapsulation) 기술이 매우 필요하며, 봉지 기술은 유연소자의 응력을 완화시키거나, 산소나 습기에 노출되는 것을 방지하기 위해 적용된다. 본 연구는 봉지막(encapsulation layer)이 반도체 칩의 내구성에 미치는 영향을 고찰하였다. 특히 다층 구조 패키지의 칩의 파괴성능에 미치는 영향을 칩의 center crack에 대한 파괴해석을 통하여 살펴보았다. 다층구조 패키지는 폭이 넓어 칩 위로만 봉지막이 덮고있는 "wide chip"과 칩의 폭이 좁아 봉지막이 칩과 기판을 모두 감싸고 있는 "narrow chip"의 모델로 구분하였다. Wide chip모델의 경우 작용하는 하중조건에 상관없이 봉지막의 두께가 두꺼울수록, 강성이 커질수록 칩의 파괴성능은 향상된다. 그러나 narrow chip모델에 인장이 작용할 때 봉지막의 두께가 두껍고 강성이 커질수록 파괴성능은 악화되는데 이는 외부하중이 바로 칩에 작용하지 않고 봉지막을 통하여 전달되기에 봉지막이 강하면 강한 외력이 칩내의 균열에 작용하기 때문이다. Narrow chip모델에 굽힘이 작용할 경우는 봉지막의 강성과 두께에 따라 균열에 미치는 영향이 달라지는데 봉지막의 두께가 작을 때는 봉지막이 없을 때보다 파괴성능이 나쁘지만 강성과 두께의 증가하면neutral axis가 점점 상승하여 균열이 있는 칩이 neutral axis에 가까워지게 되므로 균열에 작용하는 하중의 크기가 급격히 줄어들게 되어 파괴성능은 향상된다. 본 연구는 봉지막이 있는 다층 패키지 구조에 다양한 형태의 하중이 작용할 때 패키지의 파괴성능을 향상시키기 위한 봉지막의 설계가이드로 활용될 수 있다.

• 한국산학기술학회논문지
• /
• 제20권4호
• /
• pp.503-509
• /
• 2019

더욱 작고 얇고 빠르며, 많은 기능을 가진 모바일 기기에 대한 요구가 그 어느 때보다 높다. 이에 대한 기술적 대응의 하나로 여러 개의 칩을 적층하는 Stacked Chip Scale Package(SCSP)가 어셈블리 업계에서 사용되고 있다. 다수의 칩을 접착하는 유기접착제로는 필름형 접착제인 die attach film(DAF)가 사용된다. 칩과 유기기판의 접착의 경우, DAF가 기판의 단차를 채우기 위해서는 고온에서 높은 유동성이 요구된다. 또한 와이어 사이를 채우면서 고용량 메모리와 같이 동일한 크기의 칩을 접착하는 DAF의 경우에도, 본딩 온도에서 높은 유동성이 요구된다. 본 연구에서는 DAF의 주요 원재료 3성분에 대한 혼합물 설계 실험계획법을 통하여 고온에서 낮은 탄성계수를 갖도록 최적화하고, 이에 따른 점착 특성 및 경화 특성을 평가하였다. 3성분은 아크릴 고분자(SG-P3)와 연화점이 다른 두 개의 고상에폭시 수지(YD011과 YDCN500-1P)이다. 실험계획법 평가 결과에 따르면, 고온에서는 아크릴 고분자 SG-P3의 함량이 작을수록 탄성계수가 작은 값을 나타내었다. $100^{\circ}C$에서의 탄성계수는 SG-P3의 함량이 20% 감소한 경우, 1.0 MPa에서 0.2 MPa 수준으로 감소하였다. 반면, 상온에서의 탄성계수는 연화점이 높은 에폭시 YD011에 의해 크게 좌우되었다. 최적 처방은 UV 다이싱 테이프를 적용시 98.4% 수준의 비교적 양호한 다이픽업 성능을 나타냈다. 유리칩을 실리콘 기판에 부착하고 에폭시를 1단계 경화시킨 경우, 크랙이 발생하였으나, 아민 경화 촉진제의 함량 증가와 2단계 경화를 통하여 크랙의 발생을 최소화할 수 있었다. 이미다졸계 촉진제가 아민계 촉진제에 비해 효과가 우수하였다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1991년도 추계학술대회 논문집
• /
• pp.87-94
• /
• 1991

This Paper is to aim the microdefect evaluation of semiconductor Package into a quantitative from NDI's image processing of ultrasonic wave. Accordingly, for the detection of delamination between the Joining condition of boundary microdefect of semiconductor packaga the result from sampling original image, histogramming, binary image or image processing of multinumerloal value is such as the follows. ([) The least limitation from the microdefect detection of the semiconductor package by surveying high ultrasonic wave seems to be about 0.8 $\mu\textrm{m}$ in degree. (2) A result of applying the image processing of multinumerical value to the semiconductor package it was possible to devide the Category into the effectiveness.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.49-52
• /
• 2003

Single crystalline silicon (SCS) was adopted for a reliable micromirror array of biochip fabrication applications. SCS has excellent mechanical properties and smooth surface, which is the best material for micromirror devices. The mirror array has $16{\times}16$ micromirrors and each mirror has a $120{\mu}m{\times}100{\mu}m$ reflective surface. The micromirror has simple torsional beam springs and electrostatic force was used for driving. The designed tilting angle was $9.6^{\circ}$, and the tilting angles were measured according to applied voltages. The surface roughness was measured by a laser profiler. The response time was measured using He-Ne laser and position sensitive diode (PSD), and the lifetime was checked for reliability proof.

• 전자통신동향분석
• /
• 제20권5호통권95호
• /
• pp.28-45
• /
• 2005

무어의 법칙을 근간으로 하는 전계효과 트랜지스터는 매 18개월마다 0.7배씩의 성공적인 소형화를 거듭하여 최근에는 50nm 크기로 구성된 약 1억 개의 트랜지스터가 집적된 칩을 생산하고 있다. 그러나 트랜지스터의 크기가 50nm 이하로 줄어들면서는 단순한 소형화 과정은 근본적인 물리적인 한계에 접근하게 되었다. 특히 게이트 절연막의최소 두께는 트랜지스터의 소형화에 가장 직접적인 중요한 요소이나, 실리콘 산화막의 두께가 2nm 이하가 되면서 게이트 절연막을 집적 터널링하는 전자에 의한 누설전류의 급격한 증가로 인하여 그 사용이 어려워지고 있는 추세이다. 따라서 본 논문에서는 트랜지스터의 소형화에 악영향을 미치는 물리적인 한계요소에 대하여 살펴보고, 이러한 소형화의 한계를 뛰어넘기 위한 노력의 일환으로 연구되고 있는 이중게이트 구조의 트랜지스터, 쇼트키 트랜지스터, 나노선을 이용한 트랜지스터 및 분자소자 등의 새로운 소자구도에 대하여 살펴보고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1918-1920
• /
• 2001

초소형 히트파이프는 고집적 반도체 소자에서 발생되는 열을 효과적으로 소산하기 위한 열교환 장치이다. 초소형 히트파이프는 작동유체가 상 변화 잠열을 이용한 칩 레벨의 냉각 장치이다. 작동유체는 진공으로 밀봉된 공간내에서 외부 동력 없이 모세관력에 의하여 이동한다. 본 논문에서는 실리콘보다 열전도도가 우수하여 발생되는 열을 더욱 빠르게 소산시킬 수 있는 구리 모재의 초소형 히트파이프를 제작한다. 특히, 모세관력은 히트파이프의 성능을 좌우하는 요소이다. 모세관력 향상을 위해서 구리 전기도금으로 이용하여 홈(groove)부분을 제작한다. 윅(wick) 제작, 구리판 접합, 작동유체 충전등으로 초소형 히트파이프를 제작한 후, 성능 실험한 결과를 보여준다.