• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.134-135
• /
• 2015

실리콘 반도체 칩 가공기술의 미세화는 40년에 걸쳐 전자기기 진보에 큰 공헌을 할 수 있었다. 절반간격(Half Pitch)이라는 최소 패턴크기로 좁아지고 있다. 회로패턴을 평면적으로뿐만 아니라 집적도를 올리는 3차원 실장기술이 중요시 되었다. 종래칩 표면에만 존재했던 접속용 전극을 표면과 뒷면에 붙여 칩을 관통하는 미세실리콘 관통전극(TSV; Through Silicon Via)제조기술로써 TSV는 한계의 반도체기술을 극복하여 한층 더 크게 발전할 가능성을 비추고 있다.

• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.4
• /
• pp.19-23
• /
• 2012

Silicon substrate for light emitting diodes (LEDs) has been the tendency of LED packaging for improving power consumption and light output. In this study, a low cost and high throughput Si through via fabrication has been demonstrated using a wet etching process. Both a wet etching only process and a combination of wet etching and dry etching process were evaluated. The silicon substrate with Si through via fabricated by KOH wet etching showed a good electrical resistance (${\sim}5.5{\Omega}$) of Cu interconnection and a suitable thermal resistance (4 K/W) compared to AlN ceramic substrate.

• Proceedings of the KIEE Conference
• /
• 2002.11a
• /
• pp.77-78
• /
• 2002

본 논문은 Pt/Ti 박막을 HF-ethanol 혼합 용액에 대한 매스킹 물질과 오믹 전극으로 사용하였다. 다공질 실리콘 층에 정공과 전자의 주입을 용이하게 하기 위해 이온 주입 공정으로 애노드(anode)와 캐소드(cathode) 전극을 실리콘 다이어프램에 구성하였다. 실리콘 다이어프램 영역에 정전압을 인가하여, 전기화학적 방법으로 관통된 PSi 층을 다이어프램 영역에 성장시켰다. 또한, 제작된 소자를 UV에 대한 광 특성을 고찰하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.343-343
• /
• 2015

고종횡비의 실리콘 관통전극(TSV)은 반도체 3차원 적층을 실현하기 위한 핵심적인 기술이다. TSV의 충전은 주로 전해도금을 이용하는데 무결함 충전을 위해서 도금액에 몇 가지 첨가제(억제제, 가속제, 평탄제)가 포함된다. 본 연구에서는 첨가제 유무 따른 비아 충전 양상 및 무결함 충전에 대한 연구를 진행하였다. 비아 충전 공정을 위해서 직경 10 um, 깊이 50 um의 TSV가 패터닝된 웨이퍼를 준비하였으며 도금 후 단면을 관찰하여 도금의 양상을 비교하였다. 도금액에 첨가제가 포함되지 않는 조건, 억제제와 가속제만 포함된 조건, 세 가지 첨가제가 모두 포함된 조건으로 비아 충전을 실행하였으며 최종적으로 무결함 충전이 되는 첨가제 조건을 찾을 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2011.05a
• /
• pp.175-177
• /
• 2011

오늘날 반도체 소자의 성능을 좌우하는 배선폭은 수십 나노미터급으로 배선폭 감소에 의한 소자의 집적은 한계에 다다르고 있다. 또한 2차원 회로 소자의 문제점으로 지적되는 과도한 전력소모, RC Delay, 열 발생 문제등도 쟁점사항이 되고 있다. 이런 2차원 회로를 3차원으로 쌓아올린다면 보다 효율적인 회로구성이 가능할 것이고 이에 따른 성능향상이 클 것이다. 3차원 회로 구성의 핵심기술은 기판을 관통하여 다른 층의 회로를 연결하는 실리콘 관통 전극을 형성하는 것이다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.80-80
• /
• 2018

실리콘 관통전극 (Through Silicon Via, TSV)는 메모리 칩을 적층하여 고밀도의 집적회로를 구현하는 기술로, 기존의 와이어 본딩 (Wire bonding) 기술보다 낮은 소비전력과 빠른 속도가 특징인 3차원 집적기술 중 하나이다. TSV는 일반적으로 도금 공정을 통하여 충전되는데, 고종횡비의 TSV에 결함 없이 구리를 충전하기 위해서 3종의 유기첨가제(억제제, 가속제, 평탄제)가 도금액에 첨가되어야 한다. 이러한 첨가제 중 결함 발생유무에 가장 큰 영향을 주는 첨가제는 평탄제이기 때문에, 본 연구에서는 이미다졸(imidazole) 계열, 이민(imine) 계열, 디아조늄(diazonium) 계열 및 피롤리돈(pyrrolidone) 계열과 같은 평탄제(leveler)의 작용기에 따라 TSV 충전 성능을 조사하였다. TSV 충전 시 관능기의 거동을 규명하기 위해 QCM (quartz crystal microbalance) 및 EQCM (electrochemical QCM)을 사용하여 흡착 정도를 측정하였다. 실험 결과, 디아조늄 계열의 평탄제는 TSV를 결함 없이 충전하였지만 다른 작용기를 갖는 평탄제는 TSV 내 결함이 발생하였다. QCM 분석에서 디아조늄 계열의 평탄제는 낮은 흡착률을 보이지만 EQCM 분석에서는 높은 흡착률을 나타내었다. 즉, 디아조늄 계열의 평탄제는 전기 도금 동안 전류밀도가 집중되는 TSV의 상부 모서리에서 국부적인 흡착을 선호하며 이로 인하여 무결함 충전이 달성된다고 추론할 수 있다.

• Journal of the Korean Society for Precision Engineering
• /
• v.26 no.12
• /
• pp.41-46
• /
• 2009

• Proceedings of the KIEE Conference
• /
• 2001.07c
• /
• pp.1908-1910
• /
• 2001

본 논문은 마이크로머시닝 기술을 이용하여 lift-off 공정으로 패턴닝 한 후 TMAH (Tetramethylammonium Hydroxide) 용액으로 $5{\sim}100{\mu}m$ 두께의 실리콘 다이어프램을 제작하였다. Pt/Ti 박막을 HF 전해질의 mask 물질로 사용하여 HF 용액 내에서 전기화학적 방법으로 정전압을 인가, 다이어프램 영역에 다공질 실리콘을 성장시켜 관통하였다. 140$^{\circ}C$의 질소 분위기에서 $10{\sim}15{\mu}m$두께의 LDPE(Low Density Poly Ethylene) 필름을 물리적으로 다이어프램 영역에 코팅하고 $K_2CO_3$ 용액내에서 ${CO_3}^{2-}$ 이온의 barrier에 의한 전류의 감소를 전기화학적인 분석방법에 의하여 측정하였다. 일정 전압하에서 이온 농도에 기인하는 다공질 실리콘과 LDPE 표면에서 Barrier의 두께에 따른 저항의 증가를 전극으로 감지하여 농도-전류의 특성을 측정하고 이것을 기준으로 하여 미지농도의 $K_2CO_3$ 용액내의 ${CO_3}^{2-}$ 이온 농도를 측정하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.3
• /
• pp.47-52
• /
• 2008

This investigation was performed in order to study the properties of deposition and layers by Silicon Dioxide, SiO2, as dielectric onto Via and Trench which have high Aspect Ratio (AR). Thus, in order to confirm these properties, three types of CVD, which were PECVD, PETEOS, and ALD, were selected. On the experiment each of the property sections was estimated that step overage of PECVD: <30%, PETEOS: 45%, ALD: 75% and the RSM of PECVD: 27.8 nm, PETEOS: 2.1 nm, ALD: <2.0 nm. As a result of this experiment for the property of electric film, ALD was valuated to be the most favorable outcome. However, ALD was valuated to have the least quality for the deposition rate. ALD deposition rate, $10\;\AA/min$ by $1\;\AA$/1cycle, was prominently lower than PETEOS, which had the deposition rate of $5000\;\AA$/min. Since electric film requires at least $1000\;\AA$ thicknesses, ALD was not suitable for the deposition rate. which is the most important component in a practical use. Therefore, in this particular study, PETEOS was evaluated to be the most suitable recipe.

• Proceedings of the KIEE Conference
• /
• 2005.07c
• /
• pp.2377-2379
• /
• 2005

본 논문은 유연한 영상표시 장치에 응용될 수 있는 중공음극방전 소사(hollow cathode discharge device)를 마이크로머시닝기술로 제작하고 시험한 결과를 보여준다. 중공음극방전은 평판음극방전에 비해서 전류밀도가 큰 장점이 있다. 방전 소자는 유연한 구조의 양극과 음극, 그리고 그 사이의 절연층으로 구성되어 있으면 소자의 크기는 $20mm{\times}10mm$이다. 방전이 일어나는 영역은 관통 구멍으로서 $7{\times}11$개가 배열되어 있고, 구멍의 직경은 $70{\mu}m$이다. 실리콘 기판 위에 SU-8 몰드를 형성한 후 니켈 전기도금으로 음극을 제작한다. 그 위에 폴리이미드를 스핀코팅하여 절연층을 이루고, 열증착으로 알루미늄 양극을 제작한 후, 실리콘과 SU-8을 제거하여 방전 소자를 완성한다. 진공챔버내 아르곤 가스 분위기에서 소자의 두 전극 간 전압을 변화시켜 가면서 전류-전압 특성을 측정하였고, 방전상태를 관찰하였다. 챔버 내의 절대압력이 260mmHg이고 인가전압이 230V 정도일 때 안정 방전이 관찰되었다