• Journal of the Korean Vacuum Society
• /
• v.1 no.1
• /
• pp.183-189
• /
• 1992

The characteristics of N/O(SiOz/SisN4) film on WSi2 are compared with storage node Poly-Si. Leakage current and breakdown voltage are improved and storage capacitance is decreased. The oxidation rate of WSiz is more rapid than polycrystalline silicon. Thus the thick bottom oxide on the WSiz causes to the decrease of capacitance. The out diffusion of dopant impurity in polycrystalline silicon through the silicide leads to the formation of a depletion region in the polycrystalline silicon and the decrease of depletion capacitance. That results in the decrease of the overall storage capacitance.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.199-199
• /
• 2010

최근 평판 디스플레이 산업의 발전에 따라 능동행렬 액정 표시 소자 (AMOLED : Active Matrix Organic Liquid Crystral Display) 가 차세대 디스플레이 분야에서 각광을 받고있다. 기존의 TFT-LCD에 사용되는 a-Si:H는 균일도가 좋지만 전기적인 스트레스에 의해 쉽게 열화되고 낮은 이동도는 갖는 단점이 있으며, ELA (Eximer Laser Annealing) 결정화 poly-Si은 전기적인 특성은 좋지만 uniformity가 떨어지는 단점을 가지고 있어서 AMOLED 및 대면적 디스플레이에 적용하기 어렵다. 따라서 a-Si:H TFT보다 좋은 전기적인 특성을 보이며 ELA 결정화 poly-Si TFT보다 좋은 uniformity를 갖는 SPC (Solid Phase Crystallization) poly-Si TFT가 주목을 받고있다. 본 연구에서는 차세대 디스플레이 적용을 위해서 glass 기판위에 증착된 a-Si을 SPC 로 결정화 시킨 후 TFT를 제작하고 평가하였다. 또한 TFT 형성시에 저온공정을 실현하기 위해서 소스/드레인 영역에 실리사이드를 형성시켰다. 소자 제작시의 최고온도는 $500^{\circ}C$ 이하에서 공정을 진행하는 저온 공정을 실현하였다. Glass 기판위에 a-Si이 80 nm 증착된 기판을 퍼니스에서 24시간 동안 N2 분위기로 약 $600^{\circ}C$ 에서 결정화를 진행하였다. 노광공정을 통하여 Active 영역을 형성시키고 E-beam evaporator를 이용하여 약 70 nm 의 Pt를 증착시킨 후, 소스와 드레인 영역의 실리사이드 형성은 N2 분위기에서 $450^{\circ}C$, $500^{\circ}C$, $550^{\circ}C$에서 열처리를 통하여 형성하였다. 게이트 절연막은 스퍼터링을 이용하여 SiO2를 약 15 nm 의 두께로 증착하였다. 게이트 전극의 형성을 위하여 E-beam evaporator 을 이용하여 약 150 nm 두께의 알루미늄을 증착하고 노광공정을 통하여 게이트 영역을 형성 후 에 $450^{\circ}C$, H2/N2 분위기에서 약 30분 동안 forming gas annealing (FGA)을 실시하였다. 제작된 소자는 실리사이드 형성 온도에 따라서 각각 다른 특성을 보였으며 $450^{\circ}C$에서 실리사이드를 형성시킨 소자는 on currnet와 SS (Subthreshold Swing)이 가장 낮은것을 확인하였다. $500^{\circ}C$와 $550^{\circ}C$에서 실리사이드를 형성시킨 소자는 거의 동일한 on current와 SS값을 나타냈다. 이로써 glass 기판위의 SB-TFT 제작 시 실리사이드 형성의 최적온도는 $500^{\circ}C$로 생각되어 진다. 위의 결과를 토대로 본 연구에서는 SPC 결정화 방법을 이용하여 SB-TFT를 성공적으로 제작 및 평가하였고, 차세대 디스플레이에 적용할 경우 우수한 특성이 기대된다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.8 no.1
• /
• pp.25-32
• /
• 2007

We investigated the silicide reaction stability between 10 nm-Col-xNix alloy films and silicon substrates with the existence of 4 nm-thick natural oxide layers. We thermally evaporated 10 nm-Col-xNix alloy films by varying $x=0.1{\sim}0.9$ on naturally oxidized single crystal and 70 nm-thick polycrystalline silicon substrates. The films structures were annealed by rapid thermal annealing (RTA) from $600^{\circ}C$ to $1100^{\circ}C$ for 40 seconds with the purpose of silicidation. After the removal of residual metallic residue with sulfuric acid, the sheet resistance, microstructure, composition, and surface roughness were investigated using a four-point probe, a field emission scanning electron microscope, a field ion bean4 an X-ray diffractometer, and an Auger electron depth profiling spectroscope, respectively, to confirm the silicide reaction. The residual stress of silicon substrate was also analyzed using a micro-Raman spectrometer We report that the silicide reaction does not occur if natural oxides are present. Metallic oxide residues may be present on a polysilicon substrate at high silicidation temperatures. Huge residual stress is possible on a single crystal silicon substrate at high temperature, and these may result in micro-pinholes. Our results imply that the natural oxide layer removal process is of importance to ensure the successful completion of the silicide process with CoNi alloy films.

• ETRI Journal
• /
• v.11 no.4
• /
• pp.50-56
• /
• 1989

초고집적 반도체 제조에 널리 쓰이고 있는 티타늄 실리사이드 박막의 형성 조건에 따른 특성을 분석하였다. 실리콘 웨이퍼 위에 티타늄 박막을 스퍼터링 방식으로 증착하고, 급속 열처리(RTA) 방식으로 실리사이드화 온도 및 시간을 변화시켰다. 박막의 깊이에 따른 조성변화를 측정하기 위하여 AES 및 RBS 분석을, 결정구조의 분석을 위하여 XRD를, 전기적 특성을 평가하기 위하여 4-point probe로 면저항($R_s$)을측정하였다. 열처러 온도가 $500^{\circ}C$에서 부터 티타늄과 실리콘의 혼합이 일어나기 시작하여, $600~700^{\circ}C$에서는 거의 대부분의 티타늄이 2배 정도의 실리콘과 $Tisi_2$ 형성에 필요한 조성을 이루었으나, 반도체 공정에서 목표로 하는 전기전도성을 가지는 C54 $Tisi_2$ 결정구조를 형성하기 위해서는 $700^{\circ}C$이상에서 30초 이상의 열처리 조건이 필요하였다. 특히 열처리전에 이입되기 쉬운 산소 및 질소 등이 티타늄과 실리콘의 혼합과 실리사이드 결정화에 중요한 영향을 미치며, 이를 방지하기 위하여 티타늄 표면을 비정질 실리콘으로 덮은 경우에 C54 $Tisi_2$의 형성이 쉽게 이루어지는 효과가 관찰되었다.

• Electrical & Electronic Materials
• /
• v.4 no.4
• /
• pp.304-311
• /
• 1991

본 연구에서는 p형(100) 실리콘 기판 위에 LPCVD법으로 산화막과 다결정 실리콘을 증착하고 그 위에 Magnetron Sputtering법으로 티타늄을 500.angs.을 증착한 후, 열처리 온도 500-900.deg.C 사이에서 열처리 시간을 변화시키면서 N$_{2}$ 분위기 속에서 급속 열처리하여 티타늄 실리사이드를 형성하고 그 특성을 조사하였다. 500-600.deg.C 온도 범위에서 10초간 열처리한 시료에서는 실리사이드상은 나타나지 않고, 산소등의 불순물이 티타늄 박막 내로 확산되어 600.deg.C에서 면 저항이 최대값을 보였으며 열처리 온도는 675-750.deg.C로 높이자 TiSi상이 나타나면서 면저항이 감소되고 결정립의 크기가 크게 증가하였다. 또한 열처리온도 800.deg.C에서 나타나기 시작한 TiSi$_{2}$상은 열처리 온도 850.deg.C까지 TiSi상과 공존하면서 면저항과 reflectance는 계속 감소했다. 900.deg.C에서 10초간 열처리한 시료에서는 orthorhombic구조의 완전한 실리사이드 상만 나타났다. 최종적인 티타늄 실리사이드 박막의 두께는 1200.angs.이며 비저항은 18.mu..OMEGA.cm였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1993.05a
• /
• pp.62-63
• /
• 1993

Salicide(Self-aligned) CoSi$_2$의 형성을 알아보기 위하여, 단결정 실리콘 기판내에 불순물 주입에 따른 실리사이드의 형성영향을 알아보는, As,BF$_2$를 주입 한 시편과, 코발트와 SiO$_2$를 증착한 시편을 준비하였다. RF sputtering 방식으로 각각의 기판위에 코발트를 증착 한 후 Rapid Thermal Annealing(RTA) 온도 400-100$0^{\circ}C$영역에서 20초 동안 열처리 하였다. RTA 온도 80$0^{\circ}C$에서 비저항이 약 18$\mu$$\Omega$-cm정도의 CoSi$_2$를 형성 시켰으며 SEM 과 $\alpha$-step 으로 확인된 Si 기판과 코발트 실리사이드의 계면 roughness 및 surface roughness는 우수하였고, CoSi$_2$의 두께 증가에 따른 실리콘 소모량의 증가에 따라 기판내에 있던 As,BF$_2$ 이온들이 실리사이드내로 재분포 되는 현상을 보였다.CoSi$_2$/Si 계면간의 열적안정성은 $N_2$분위기로 30분간 Furnace Annealing 온도 100$0^{\circ}C$까지 CoSi$_2$의 응집화 현상이 일어나지 않았다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.234-234
• /
• 2010

최근 CMOS 소자 크기가 축소됨에 따라 소스와 드레인 영역에서의 접촉저항을 줄이기 위하여, 실리사이드 공정이 많이 연구되고 있다. 실리사이드 물질로서 NiSi는 낮은 저항률과 낮은 실리콘 소모, 낮은 공정온도, 등의 장점을 가지고 있다. 그러나, 실리사이드 형성으로 인한 나노소자의 소오스/드레인에서정션(junction) 누설전류의 증가는 큰 문제가 되므로 실리콘과 실리사이드 계면의 특성이 중요하다. 본 연구에서는 니켈을 이용한 실리사이드 형성시 계면 활성제인 에틸 요오드를 이용하여 실험을 진행하였다. 금속 유기 전구체인 MABONi을 사용하여 ALD 방식으로 증착 한 니켈 박막과 니켈 핵 형성시 계면활성제인 에틸요오드의 처리 방법에 따른 Ni-silicide 박막의 특성을 비교, 분석하였다. 먼저 자연산화막을 건식식각으로 제거한 뒤, 첫 번째 샘플에서는 10회의 주기로 초기 니켈을 증착한 뒤, 에틸요오드로 니켈의 표면 위를 처리하고, 다시 200회의 주기로 니켈을 증착하였으며, 두 번째는 첫 번째 방식에서 에틸요오드 주입 시 동시에 수소도 함께 주입하였다. 세 번째는 비교를 위해 에틸요오드 처리를 하지 않고 니켈 박막만을 증착 하였다. 이어서, 각 샘플을 급속 열처리 장비에서 $400^{\circ}C$부터 $900^{\circ}C$까지 각각 30sec간 열처리를 진행후, 반응하지 않은 잔여 니켈을 제거한 후, XRD(x-ray diffraction), AES(auger), 그리고 4-point probe 등을 이용하여 형성된 실리사이드의 특성을 분석하였다. 에틸요오드와 함께 수소를 주입한 경우 계면에서의 산소 불순물과 카본 성분이 효과적으로 제거되어 $400^{\circ}C$에서 $2.9{\Omega}/{\Box}$ 의 낮은 면저항을 가지는 NiSi가 형성되었고 모든 온도구간에서 다른 샘플에 비하여 가장 낮은 면저항 분포를 보였다. 이는 분해 흡착된 요오드에 의한 계면 특성 향상과 카본 성분이 포함된 잔여물들이 수소처리에 의해 효율적으로 제거되어 실리사이드의 특성이 향상되었기 때문이다. 계면활성제를 사용하지 않은 경우에는 $500^{\circ}C$에서 NiSi가 형성되었다. 반면에 에틸요오드로만 표면을 처리한 경우에는 니켈과 실리콘 계면에서의 카본 성분에 의하여 silicidation 이 충분히 일어나지 않았다. 이러한 결과는 향후 45nm 이하의 CMOS 공정상에서 소스와 드레인의 낮은 누설전류를 가지고, 접촉저항을 줄이기 위한 니켈 실리사이드 형성에 큰 도움을 줄 것으로 기대된다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.1
• /
• pp.23-29
• /
• 2001

The effects of Ti-silicide process on the electrical properties of an analog polysilicon capacitor were investigated. To improve the linearity with the applied voltage both electrodes, which are polysilicon in our device, should have almost same material properties. The doping concentrations of both electrodes need to be high and to have the similar levels. Voltage Coefficient of Capacitance (VCC) is one of the properties to represent the linearity of analog capacitor, and it is related with the material and the structure of capacitor. In this study, it was possible to obtain the lower VCC by siliciding the polysilicon areas of capacitor. This is due to the parasitic capacitance at the interfaces between silicide and polysilicons, resulting the decrease of unit capacitance. However, we assumed the creation of positive oxide charge near the lower polysilicon electrode during the silicide process.

• Electrical & Electronic Materials
• /
• v.4 no.2
• /
• pp.97-104
• /
• 1991

W/Si의 조성비가 2.6인 CVD텅스텐 실리사이드를 어닐링처리 하지 않고 바로 wet oxidation하여 polycide구조에서 다결정 실리콘 내의 인의 농도가 실리사이드의 산화반응 속도에 미치는 영향을 조사하여 직선-포물선적 속도법칙을 토대로 하여 분석 조사하였다. 텅스텐 실리사이드의 산화속도는 다결정 실리콘 내의 도편트 인의 농도가 증가함에 따라 증가하는 것으로 나타났다. 직선적 속도상수와 포물선적 속도상수 모두 인의 농도가 증가함에 따라 증가하는 경향을 보였다. 직선적 속도상수에 대한 활성화 에너지는 인의 농도가 증가함에 따라 감소하였으나 포물선적 속도상수에 대한 활성화 에너지는 인 농도와 무관한 것으로 나타났다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.47-50
• /
• 2003

잉크젯 헤드의 발열체에 적용하기 위해 $poly-Si/SiO_2/Si$ 의 다층기판 위에 결정화된 안정한 $SiO_2$ 코발트 실리사이드 박막을 증착하여 발열체를 제작하고 이들 발열체의 구조적 형상과 온도저항계수 등 전기적 특성을 조사하였다. $SiO_2$ 코발트실리사이드 박막의 형성은 금속 Co 박막을 급속 열처리장치를 이용하여 $800^{\circ}C$에서 20 초 동안 질소 분위기에서 열처리하여 실리사이드 박막을 형성하였다. 발열체의 온도저항계수 값은 약 $^0.0014/{\circ}C$ 값을 얻을 수 있었다. 인가전압 10V, 주파수 10 kHz 및 펄스간격 $1\mu\textrm{s}$ 인가시 발열체의 순간전력은 최대 2 watt를 나타내었다.