• 전자공학회논문지S
• /
• 제36S권5호
• /
• pp.122-131
• /
• 1999

저주파의 아날로그 신호를 디지털 신호로 변환하기 위해 sigma-delta 아날로그-디지털 변환기의 이용이 용이하다. 이 변환기는 변조기와 디지털 필터로 구성되는데 본 논문에서는 변조기에 대해서만 언급한다. 모델링을 통해 14비트 분해능을 갖는 2차 sigma-delta 변조기를 설계하기 위한 변조기의 구성요소 즉 연산 증폭기, 적분기, 내부 ADC 및 DAC의 최대 허용 에러 범위를 규정하였으며, 이를 토대로 연산증폭기, 2비트 ADC 및 DAC 등을 설계·검증하고, 이들을 서로 연결하여 2차 sigma-delta 변조기를 구성하였다. 3비트 ADC의 기준전압을 조절하여 변조기 성능 향상을 도모하였으며, 내부 DAC를 축전기 및 간단한 제어회로로 구성하여 비선형성 에러를 최소화하였다. 설계된 각각의 구성요소들은 모델링에서 정의된 에러 범위를 모두 만족하였으며, 전체 변조기는87㏈의 입력범위와 87㏈의 최대 신호 대 잡음 비를 가졌다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.22-28
• /
• 2008

본 논문은 SOC 응용을 위한 효율적인 8비트 AD 변환기(Analog-to-Digital Converter)를 설계하였다. 이 구조는 2개의 수정된 4 비트 플래시 AD 변환기로 구성되었고, 그것은 기존의 플래시 AD 변환기 보다 더 효율적인 구조를 가지고 있다. 이것은 입력신호에 연결된 저항들의 일정 범위를 예측하고 초기 예측을 기반으로 입력신호에 가까운 위치를 정한다. 입력신호의 예측은 전압예측기에 의하여 가능하다. 4비트 해상도를 가진 경우 수정된 플래시 AD 변환기는 단지 6개의 비교기가 필요하다. 그러므로 8비트 AD 변환기는 12개의 비교기와 32개의 저항을 사용한다. 이 AD 변환기의 변환속도는 기존의 플래시 AD 변환기와 거의 같지만 비교기와 저항의 수가 줄어들기 때문에 다이의 면적의 소모를 현저하게 줄일 수 있다. 이것은 반 플래시 AD 변환기보다 더 적은 비교기를 사용한다, 본 논문에서 구현한 회로들은 LT SPICE 컴퓨터 소프트웨어 툴을 이용하여 시뮬레이션 하였다.

• 한국통신학회논문지
• /
• 제24권8A호
• /
• pp.1259-1264
• /
• 1999

본 논문에서는 파이프라인드 방식의 빠른 변환 속도와 축차 비교 방식의 저전력 구조를 이용하여 고속, 저전력 아날로그 디지털 변환기를 제안하였다. 제안된 구조의 변환 방법은 축차 비교 방식의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기에 비교기의 기준 전위를 전 비교기의 출력값에 의해 변환하도록 하여 고속 동작이 가능하도록 하였다. 제안된 구조에 의해 비디오 신호처리가 가능한 10MS/s 아날로그 디지털 변환기를 0.8$\mu\textrm{m}$ CMOS공정으로 HSPICE로써 시뮬레이션하였다. 6비트 아날로그 디지털 변환기는 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT측정한 결과 37dB의 SNR을 얻을 수 있었으며, 전력 소모는 1.46mW로 측정되었다. 8비트 아날로그 디지털 변환기는 INL/DNL은 각각 $\pm$0.5/$\pm$1이었으며, 100kHz 사인 입력 신호를 10MS/s로 샘플링 하여 DFT 측정하였을 때 SNR은 41dB를 얻을 수 있었고, 전력 소모는 4.14mW로 측정되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.267-270
• /
• 2014

본 논문에서는 진동에너지 수확을 위한 CMOS 인터페이스 회로를 설계하였다. 제안된 회로는 AC-DC 변환기와 DC-DC 부스트 변환기로 구성된다. AC-DC 변환기는 진동소자(PZT)에서 출력되는 AC 신호를 DC 신호로 변환해주는 역할을 하며, DC-DC 부스트 변환기는 AC-DC 변환기에서 출력된 신호를 원하는 값으로 승압 및 안정화 시키는 역할을 한다. AC-DC 변환기는 효율 특성이 좋은 능동 다이오드를 이용한 전파정류기를 사용하였으며, DC-DC 부스트 변환기는 제어 회로가 간단한 쇼트키 다이오드를 사용한 구조를 이용하였다. 또한 진동소자로부터 최대전력을 수확하기 위한 MPPT(Maximum Power Point Tracking) 기능을 적용하였다. 제안된 회로는 0.35um CMOS 공정으로 설계되었으며, 설계된 칩의 면적은 $530um{\times}325um$이다. 설계된 회로의 성능을 검증한 결과 AC-DC 변환기와 DC-DC 부스트 변환기의 최대 효율은 각각 97.7%와 89.2%이며, 전체회로의 최대 효율은 87.2%이다.

• 대한전자공학회논문지SD
• /
• 제38권5호
• /
• pp.323-328
• /
• 2001

본 논문에서는 카운터와 커패시터를 사용하여 시간 정보로부터 디지털 출력 값을 얻을 수 있는 새로운 시간-디지털 변환기를 제안하였다. 기존의 시간-디지털 변환회로의 경우 디지털 출력 값을 얻기 위해서는 입력 신호가 인가된 후 입력 시간보다 더 긴 공정시간이 필요하였다. 또한 입력 신호의 시간 간격에 무관하게 카운터의 클럭 주파수가 일정하여 변환된 디지털 값의 분해도는 항상 일정하였다. 그러나 본 논문에서 제안한 시간-디지털 변환 회로는 입력 신호가 인가됨과 동시에 지연시간 없이 디지털 출력 신호를 얻을 수 있으며, 또한 수동소자의 값을 변화시킴으로서 원하는 입력 시간 영역과 분해도를 쉽게 구현할 수 있다.

• 한국정보통신학회논문지
• /
• 제19권9호
• /
• pp.2081-2086
• /
• 2015

링 발진기를 이용한 온도센서를 공급전압 1.5volts를 사용하여 0.18㎛ CMOS 공정으로 설계하였다. 온도센서는 온도가 변화하더라도 일정한 출력주파수를 가지는 링 발진기와 온도가 증가하면 출력주파수가 감소하는 링 발진기를 이용하여 설계하였다. 온도를 디지털 값으로 변환하기 위해 온도에 무관한 링 발진기의 출력 신호는 카운터의 클럭 신호로 사용하였으며, 온도에 따라 변화하는 링 발진기의 출력신호는 카운터의 인에이블 신호로 사용하였다. 설계된 회로의 HPICE 시뮬레이션 결과 회로의 동작온도가 -20℃에서 70℃까지 변화할 때 온도 에러는 -0.7℃에서 1.0℃ 이내였다.

• 센서학회지
• /
• 제6권2호
• /
• pp.137-144
• /
• 1997

본 논문에서 설계된 시스템은 ${\pm}2.5\;V$ 또는 +5 V의 환경에서 40 MS/s의 샘플링 속도로 약 70 mW의 정전력을 소비하는 고속 신호 처리용 CMOS 10 비트 파이프라인 A/D 변환기이다. 제안된 A/D 변환기는 각 단 사이의 신호를 빠르게 처리하고, 비교기 옵셋에 대한 넓은 보정 범위를 허용하기 위해 단당 1.5 비트 구조를 사용하였다. 고속 저전력 파이프라인 A/D 변환기의 설계를 인해 특별한 성능을 가진 연산 증폭기를 필요로 함에 따라 기존의 폴디드-캐스코드 구조를 기본으로한 이득 향상 구조의 연산 증폭기를 설계하였다. 특히, 연산 증폭기 자동 설계 도구인 SAPICE의 자체 개발로 최적의 성능을 가진 연산 증폭기를 구현하였다. 그리고 신호 비교 시에 소비되는 전력을 감소시키기 위해 정전력을 거의 소비하지 않는 비교기를 채용하였다. 제안된 A/D 변환기는 $1.0{\mu}m$ n-well CMOS 공정을 이용하였으며 ${\pm}0.6$ LSB의 DNL, +1/-0.75 LSB의 INL, 그리고 9.97 MHz의 입력 신호에 대해 56.3 dB의 SNDR의 특성을 보였다.

• 전자공학회논문지SC
• /
• 제47권2호
• /
• pp.35-42
• /
• 2010

본 논문은 A/D 변환기(Analog-to-Digital Converter) 회로에서 신호선의 터미네이션 조건이 crosstalk에 의해 왜곡되기 쉬운 특성을 가지며 동작 주파수가 높아짐에 따라 이에 대한 주의가 더욱 요구된다. 그중에서도 아날로그 신호인 입력 신호와 레퍼런스 전압 신호는 crosstalk에 의해 왜곡되기 쉬운 아날로그 신호이면서, A/D 변환 전체의 동작 성능을 좌우하는 신호들이다. 이 두 신호들은 각각의 회로 구성에 따라 독특한 터미네이션 조건을 가지므로 본 논문에서는 주파수 영역에서 임피던스 불일치 조건을 고려한 crosstalk를 모델링하고 해당 터미네이션 조건이 crosstalk에 미치는 영향을 확인한다. 먼저, A/D 변환기 회로에서 두 신호의 회로 구성을 파악한 후 near-end와 far-end에서 임피던스 불일치를 고려한 crosstalk 모델을 유도한다. 유도한 crosstalk 모델을 이용하여 입력 신호의 near-end와 터미네이션 임피던스 불일치와 레퍼런스 전압 신호의 far-end 커패시턴스 터미네이션이 crosstalk에 미치는 영향을 예측하고, 실험을 통해 예측 결과를 확인한다. 신호선으로는 가장 널리 사용되는 microstrip 구조를 사용하였으며 skin effect에 의한 손실 증가를 반영하였다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2000년도 하계학술발표회
• /
• pp.24-25
• /
• 2000

파장변환 소자는 최근에 급격히 발전하는 광네트웍을 구축하기 위하여 필수적인 소자로서 여러 가지 형태에 대한 연구개발이 진행되고 있다. 그중에서도, 최근에는 반도체 광증폭기로 형성된 방향성 결합기구조(semiconductor optical amplifier directional coupler)에서의 상호 이득 포화(XPM : cross-phase modulation)에 의한 파장변환에 대한 개념이 제안되고 가능성이 실험적으로 입증된 바 있다. 이런 구조의 파장변환 소자는 입력 광신호의 파워가 작을때는 위상 정합이 되어 반도체 광증폭기의 광모드가 완전히 결합되어 cross state로 변환된 파장의 광파워가 많이 출력되고, 신호 입력 파워가 증가함에 따라 결합이 감소하게 되어 Cross state에서의 출력 파워는 감소하게 된다. 이와 같은 소자는 입력 신호광과 변환된 신호광이 역방향으로 진행하는 경우 광필터가 필요없이 파장변환이 가능하고, 변환 후의 소광비가 향상되기 때문에 향후 다양한 형태로 응용될 가능성이 있으며, 적정 설계 및 성능 예측을 위해서는 시영역에서 모델링할 수 있는 방법론을 구축하는 것이 필요하다. 본 논문에서는 연산자 분리 방법$^{(1)}$ 을 적용하여 상술한 파장변환기를 해석하기에 적당하도록 시영역 동적 모델을 구현하고, 파장변환 특성을 여러 가지 면에서 분석하여 보았다. (중략)

• 한국음향학회지
• /
• 제5권4호
• /
• pp.37-45
• /
• 1986

초음파 Hyperthermia를 이용한 치료는 정상세포에 열적 손상을 주지 않으면서 종양 부위만을 적당한 온도로 가열하여야 하며 따라서 종양세포와 정상세포에 대한 정확한 초음파 세기조절이 필요하 게 된다. 본 논문에서는 초음파 Hyperthermia 용 변환기로서 초점거리와 가열범위를 전자적으로 쉽게 조절할 수 있는 동심환 배열 변환기를 설계하였으며 컴퓨터 모의 실험을 통해 그 성능을 예측하였다. 설계된 변환기는 유효직경 118mm, 동작주파수 320kHz 이며 배열 요소의 수는 12개이다. 그리고 이와 같은 동심환 변환기를 동작시키기 위해 카운터를 이용한 디지털 위상 조절 회로를 설계 제작하였으며, 실험 결과, 위상차를 갖는 신호를 발생시킬 수 있었다.