• 한국전자통신학회논문지
• /
• 제8권9호
• /
• pp.1285-1291
• /
• 2013

본 논문에서는 광대역 특성을 갖는 이중 원형 링 모노폴 안테나를 설계 및 제작 하였다. 제안된 안테나는 평면형 모노폴 형태를 기본으로 이중 원형 링과 접지면으로 구성되어 있으며 광대역 특성을 갖도록 설계하였다. 최적화된 파라메타을 얻기 위해 상용 툴(HFSS)을 사용하여 시뮬레이션 하였으며 안테나 성능에 민감하게 적용받는 파라메타를 찾아내서 최적화된 수치를 얻었다. 얻어진 최적화된 수치를 사용하여 제안된 안테나를 제작하였다. 제작된 안테나는 광대역 특성을 갖는 대역에서 반사손실, 이득, 방사패턴의 특성을 측정하였다. 측정결과, -10dB을 기준으로 4,530 MHz(2,510-7,040 MHz)의 광대역 특성을 얻었으며 주어진 이득은 최대이득 0.71~3.38 dBi 그리고 평균이득 -3.85~0.3 dBi을 얻었다. 측정된 방사패턴의 경우, 전체적으로 E면은 전방향성의 방사패턴을 갖고 있으면 H면은 다이폴 안테나의 전형적인 특성을 나타내고 있다

• 조명전기설비학회논문지
• /
• 제15권1호
• /
• pp.90-97
• /
• 2001

본 논문은 고주파 유도가열용 전원에 사용되는 Half-Bridge 직렬 공진형 인버터를 단위인버터로 한 고주파 인버터 회로를 제시하였다. 제안한 인버터의 구동신호 제어기법으로는 아날로그와 디지털 통신에서 신호전송용으로 널리 사용되는 TDM(Time Division Multiplexing) 방식을 응용한 시분할 구동법을 사용하였다. 회로의 해석은 정규화 파라메타를 도입하여 범용성 있게 기술하였고, 인버터 특성은 스위칭 주파수와 제 파라메타에 따라 특성평가를 행하였다. 또한, 이론해석에서 얻은 특성값을 기초로 한 회로 설계 기법의 일 예도 제시하였다. 범용 시뮬레이션 툴인 Pspice를 통해 이론해석의 타당성을 검증하였으며, 향후 유도가열 응용, DC-DC 컨버터 등의 전원 시스템에 응용 가능성을 보여주고 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권3호
• /
• pp.261-267
• /
• 2002

SOC(System On a Chip)에 대한 설계에서 설계 생산성을 향상시키기 위해서 가장 시급히 해결해야 할 과제가 하드웨어뿐만 아니라 소프트웨어가지도 함께 동시검증(co-verification)하여야 함으로서 설계검증에 과도하게 투입되는 비용과 시간을 줄이는 것이다. 본 논문에서는 이러한 설계검증 생산성을 효과적으로 높이기 위한 방법으로 HW/SW 동시검증을 수행할 수 있는 대표적인 두 방법들인 동시-시뮬레이션(co-simulation)과 동시-에뮬레이션(co-emulation)을 강하게 결합한 새로운 검증 방법인 집적 동시검증(integrated co-verification) 방법을 제안하였다. 또한, 상용화된 동시검증 툴인 Seamless CVE와 물리적 프로토타이핑 보드를 함께 사용하여 구성한 ARM/AMBA 플랫폼 기반의 집적 동시검증 환경을 직접 구성하고, 이를 이용하여 제안된 검증기법의 유용성을 실험적으로 확인하였다.

• 조명전기설비학회논문지
• /
• 제22권6호
• /
• pp.14-17
• /
• 2008

이 논문에서는 Chireix Outphasing power amplifier를 설계하는데 필수적인 위상분상기(phase splitter)를 설계하고자 한다. 분상기는 $0[^{\circ}]$도 위상의 신호를 $+90[^{\circ}]$와 $-90[^{\circ}]$ 위상을 갖는 신호로 분리한다. Chireix Outphasing Power amplifier는 분상기에서 분리된 $+90[^{\circ}]$와 $-90[^{\circ}]$ 위상을 갖는 신호를 각각 증폭한 후 다시 합하여 선형화 된 최종 출력을 얻는다. 분상기는 Chireix Outphasing power amplifier를 설계할 때 가장 핵심적인 장치이다. 이 분상기는 입력된 신호의 위상을 정확하게 $90[^{\circ}]$ 위상차이를 갖도록 설계하기가 매우 어렵다. 따라서 이 논문에서 위상분상기(phase splitter)는 두 개의 위상을 $180[^{\circ}]((90[^{\circ}]+{\alpha}),\;-(90[^{\circ}])+{\alpha}))$의 차이를 갖도록 시뮬레이션 툴을 이용하여 구현하고자 한다.

• 한국정보통신학회논문지
• /
• 제18권10호
• /
• pp.2509-2515
• /
• 2014

본 논문에서는, 초고집적 CMOS를 위한 얕은 트랜치 격리로 기존의 수직 구조에서 내부 임계전압과 활성 영역의 스트레스 영향을 개선시키고자 한다. 이를 위해서 제안한 구조는 회자 모양의 얕은 트랜치 격리 구조이며, 기존 수직 구조와 제안한 구조에 대해서 전자농도 분포와 게이트 바이어스 대 에너지 밴드 형태, 열전자 스트레스와 열 손상의 유전 강화 전계를 분석 하고자 한다. 물리적 기본 모델들은 TCAD 툴을 이용하며, 집적화 소자들에 있어서 분석 조건은 주위 조건과 스트레스 인가이다. 분석 결과, 얕은 트랜치 격리 구조가 소자의 크기가 감소됨에 따라서 수동적인 전기적 기능이며, 트랜지스터 응용에서 제안한 회자 구조의 얕은 트랜치 격리 구조가 전기적 특성에서 전위차 전계와 포화 임계 전압이 높게 나타났으며, 활성영역에서 스트레스의 영향은 감소되었다. 이 결과 데이터를 바탕으로 제작한 소자의 결과 분석도 시뮬레이션 결과 데이터와 거의 동일하였다.

• 융합신호처리학회논문지
• /
• 제10권2호
• /
• pp.141-145
• /
• 2009

본 논문에서는 입력 동작에 대하여 상위수준 합성을 수행한 후, 합성결과를 SystemC 코드로 전환하는 C-to-SystemC 합성기를 설계 및 구현하였다. 구현된 합성기의 처리과정은 C 소스코드로 기술된 입력 동작을 list 스케줄링 알고리즘을 이용하여 스케줄링한 후, 스케줄링 결과에 left-edge 알고리즘을 이용하여 레지스터 할당을 수행한다. 레지스터 할당 정보를 이용하여 합성기는 채널 및 포트와 같은 SystemC 특성들로 표현된 SystemC 모듈의 코드를 최종적으로 생성한다. C-to-SystemC 합성기의 동작은 EWF(elliptic wave filter)의 합성결과인 SystemC 모듈의 코드를 시뮬레이션하여 검증한다. C-to-SystemC 합성기는 SystemC 설계방법론의 모델링단계부터 합성단계에 이르는 툴 체인의 한 부분으로 사용될 수 있으며, 생성된 SystemC 모듈은 C 모듈에 비해 재사용이 용이하고 다른 SystemC 모듈과 SystemC 채널을 통하여 별도의 추가처리 없이 통신할 수 있다.

• 한국가스학회지
• /
• 제17권5호
• /
• pp.15-21
• /
• 2013

본 연구는 3차원 위험성평가 시뮬레이션 툴(FLACS)을 활용하여 연료의 종류에 따른 위험성을 비교 평가하였다. 일반적인 고압가스 충전소 레이아웃을 활용하여 연료를 CNG, 수소, 30%HCNG로 하였을 경우 충전소에서 가스누출에 의한 화재 폭발 상황을 모사하여 피해영향을 비교 분석하였다. 그리고 가스별 누출제트에 의한 피해영향을 평가하였다. 동일한 조건에서 수소, CNG, HCNG가 누출되어 화재폭발이 발생할 경우 수소는 최대과압이 30kPa, HCNG는 3.5kPa 그리고 CNG는 0.4kPa의 과압이 측정되었다. HCNG의 과압이 CNG에 비해 7.75배 높게 측정되었으나, 수소에 비해서는 11.7%에 불과했다. 화염 전파에 있어서 수소는 매우 빠른 화염전파 특성을 가지는 반면 HCNG와 CNG는 수소에 비해 전파속도 및 전파거리에서 비교적 안전한 경향을 보였다. 제트화염에 의한 화염경계거리는 수소가 5.5m, CNG가 3.4m이고 HCNG는 CNG보다 약간 확장된 3.9m로 예측되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.459-459
• /
• 2010

대면적 마그네트론 스퍼터링 캐소드를 이용하여 고효율 스퍼터링을 실현하기 위해서는 진공 상태에서 하전입자의 손실을 최소화하여 플라즈마 내에 많은 입자를 구속하는 기술이 요구된다. 본 연구에서는 고효율 특성을 갖는 대면적 캐소드($127mm{\times}900mm$) 설계를 위해 유한요소법(Finite Element Method) 수치해석 알고리즘을 이용한 3차원 전자장(Magnetostatic) 시뮬레이션 툴을 이용하여 최적화된 캐소드를 설계하였다. 캐소드 타겟 배면에 생성되는 자기장의 3차원 특성 해석을 통해 타겟효율에 가장 큰 영향을 미치는 자속밀도의 관계를 분석하였다. 고효율 캐소드 구조 설계를 위해서는 타겟 배면에 평행한 자속밀도의 분포를 최대한 확보를 것이 매우 중요하다. 이러한 특성을 확보하기 위하여 캐소드 내부에 장착되는 자석 크기 및 특성에 따른 자속밀도 특성을 해석하였다. 개발된 마그네트론 캐소드에 Si 타겟을 장착하였다. 캐소드 특성 평가를 위해 Ar 분위기 및 $O_2$를 동시에 인가하여 Si 및 $SiO_2$ 박막을 유리기판에 코팅하였다. 코팅된 박막의 특성 평가는 결정구조와 두께에 따른 투과율 및 반사율 측정을 수행하였다. Si 박막의 경우, 갈색의 코팅막을 형성하였으며, $SiO_2$의 경우, 투명한 박막으로 증착되었고 조성분석(EDXS)에 의해 $SiO_2$로 잘 코팅되었음을 확인할 수 있었다. 그리고, $SiO_2$가 코팅된 막의 투과율은 유리기판에 비해 1% 정도 향상되었음을 확인할 수 있었다. 마그네트론 캐소드 성능은 Si 타겟의 erosion 형상 분석과 3차원 유한요소법 프로그램을 이용한 자기장 분석을 통해 비교 분석하였다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제21권9호
• /
• pp.587-595
• /
• 2015

전통적으로 고에너지 물리, 해양, 기상, 천문 우주 등 다양한 과학 분야에서 수천 코어 이상의 CPU를 사용하는 대규모 워크플로우 지원을 요구하고 있으며 이를 위해 대부분 슈퍼컴퓨터와 같은 클러스터 기반의 대용량 시스템이 활용되고 있다. 이러한 시스템은 다수의 사용자 및 기관에 의해 공유되고 있으며, 사용자들의 다양한 요구 사항으로 인해 시스템 운영 및 관리에 많은 어려움이 있다. 본 논문에서는 가상화로 인한 성능 저하 문제를 최소화하고 사용자가 원하는 환경을 동적으로 제공하기 위해 컨테이너 기반 클러스터 관리 플랫폼 방안을 제시하고 구축 사례를 소개한다. 본 논문의 의의는 다음 3가지로 볼 수 있다. 먼저, 컨테이너 기반 가상화 기술과 스케줄러 기능을 연동하여 큰 성능 저하 없이 대규모의 과학워크플로우 지원을 위한 클러스터 구성 및 관리 방안을 제시하였다. 둘째, Docker 와 HTCondor를 활용하여 제시된 방안을 손쉽게 구축한 사례를 소개하였다. 셋째, 널리 활용되는 벤치마크 툴을 이용하여 Docker 성능을 검증하였으며, 다양한 프로그램 언어로 구현된 몬테카를로 시뮬레이션을 통해 과학 워크플로우 지원 예제를 제시하였다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제8권11호
• /
• pp.271-276
• /
• 2019

LUT 기반의 S-Box를 사용하는 기존의 ARIA 알고리듬은 처리속도는 빠르지만 회로의 크기가 매우 커지게 되어 저면적이 요구되는 소형의 휴대용 기기에는 적용하기 어렵다. 본 논문에서는 하드웨어 면적의 감소를 위해 개선된 합성체 S-Box를 기반으로 한 최적의 ARIA 암호프로세서 설계를 제안한다. ARIA 알고리듬에서의 키 스케쥴링 과정에서 확산 및 치환 계층에서 반복적으로 사용한다. 여기에서는 또한, 키 스케쥴링 과정에서의 사용 면적을 최소화하는 방안으로 치환과 확산 계층에서 하드웨어 자원의 공유 방법을 제안한다. 설계된 ARIA 암호프로세서는 Verilog-HDL을 이용하여 회로를 기술하였고, Xilinx XC3S1500을 타겟으로 하여 논리 합성을 수행하였다. 설계된 시스템의 기능 검증을 위해 Mentor사의 Modelsim 10.4a 툴을 이용하여 논리 및 타이밍 시뮬레이션을 수행하였다.