• 제목/요약/키워드: 시간 논리

검색결과 661건 처리시간 0.026초

저전력 기술 매핑을 위한 논리 게이트 재합성 (Resynthesis of Logic Gates on Mapped Circuit for Low Power)

  • 김현상;조준동
    • 전자공학회논문지C
    • /
    • 제35C권11호
    • /
    • pp.1-10
    • /
    • 1998
  • 휴대용 전자 시스템에 대한 deep submicron VLSI의 출현에 따라 기존의 면적과 성능(지연시간)외에 전력량 감축을 위한 새로운 방식의 CAD 알고리즘이 필요하게 되었다. 본 논문은 논리합성시 기술매핑 단계에서의 전력량 감소를 목적으로 한 논리 게이트 분할(gate decomposition)을 통한 재합성 알고리즘을 소개한다. 기존의 저전력을 위한 논리분할 방식은 Huffman 부호화 방식을 이용하였으나 Huffman code는 variable length를 가지고 있으며 logic depth (회로지연시간)와 글리치에 영향을 미치게 된다. 제안된 알고리즘은 임계경로상에 있지 않은 부회로에 대한 스위칭 동작량을 줄임으로써 logic depth (즉 속도)를 유지하면서 다양한 재구성된 트리를 제공하여 스위칭 동작량을 줄임으로써 전력량을 감축시키는 새로운 게이트분할 알고리즘을 제안한다. 제안된 알고리즘은 zero 게이트 지연시간을 갖는 AND 트리에 대하여 스위칭 동작량이 최소화된 2진 분할 트리를 제공한다. SIS (논리합성기)와 Level-Map (lower power LUT-based FPGA technology mapper)과 비교하여 각각 58%와 8%의 전력 감축효과를 보였다.

  • PDF

민방위 경보음의 정형 명세에 관한 연구 (A Study on the Formal Specification of Civil Defense Alarm)

  • 오혜윤;정선일;권기현
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2015년도 추계학술발표대회
    • /
    • pp.1078-1079
    • /
    • 2015
  • 본 논문에서는 신호 시제 논리 명세를 통하여 민방위 경보음을 정형적으로 명세한다. 논리를 기반으로 한 정형 명세는 비정형 명세에 비하여 분명하고, 간결하며, 기계처리가 가능한 이점을 제공한다. 민방위 경보음에 대한 시간의 흐름에 따른 주파수의 변화를 그래프로 그린 후에 이를 신호시제 논리로 명세하고자 한다.

종속형 퍼지 뉴럴 네트워크를 이용한 네트워크 제어 시스템의 시간 지연 예측 (Time Delay Prediction of Networked Control Systems using Cascade Structures of Fuzzy Neural Networks)

  • 이철균;한창욱
    • 전기전자학회논문지
    • /
    • 제23권3호
    • /
    • pp.899-903
    • /
    • 2019
  • 네트워크 제어 시스템에서는 송신 신호의 시간 변동 지연이 불가피하다. 전송 지연이 고정된 샘플링 시간보다 길면 시스템이 불안정해진다. 이 문제를 해결하기 위해 본 논문은 논리 기반의 퍼지 신경망을 이용하여 지연을 예측하는 방법을 제안하며, 예측된 시간 지연은 네트워크 제어 시스템의 샘플링 시간으로 사용된다. 제안된 방법의 효과를 검증하기 위해, 실제 시스템에서 수집된 지연 데이터를 사용하여 논리 기반 퍼지 신경 네트워크를 훈련하고 테스트한다.

순간의 시간적 부분과 시간여행 (Instantaneous Temporal Parts and Time Travel)

  • 김세화;타케시 사콘
    • 논리연구
    • /
    • 제20권1호
    • /
    • pp.113-141
    • /
    • 2017
  • 순간의 시간적 부분에 대한 표준적 정의는 시간여행의 경우를 제대로 다루지 못하는 문제가 있다. 이 논문에서 우리는 데이빗 루이스의 외적 시간과 개인적 시간의 구분을 이용하여 순간의 시간적 부분에 대한 새로운 정의를 제시한다. 우리가 새롭게 제시하는 이 정의는 표준적인 정의와 같은 문제를 갖지 않는데, 우리의 정의에 의하면, 한 대상은 각각의 그 개인적 시간 각각의 순간에 두 개 이상의 순간의 시간적 부분을 가지지 않기 때문이다. 이 새로운 정의는 역시 우리가 새롭게 제시하는 perdurantist 의미론과 결합하여 시간여행의 경우를 성공적으로 다룬다.

  • PDF

5치 논리 시률레이션에서 효율적인 헤저드 분석을 위한 TRF 지연 모델 (A New TRZF Delay Model for the Effcient Hazard Analysis in a 5-valued Logic Simulation)

  • 강민섭
    • 한국정보처리학회논문지
    • /
    • 제4권4호
    • /
    • pp.1004-1012
    • /
    • 1997
  • 본 논문은 1치 논리 시뮬레이션 환경에서 효율적인 헤저드 분석을 위한새로운 TRF( Transition Rise/Fall)지연모델을 제안한다. 주어진 회로에 있어서 헤저드 분석을 수행 하기 위해 우선 응답시간 지연과 천이시간 지연을 허용하는 5치 논리 시뮬레이터 에 의해서 타이밍 분석이 수행되고, 이미 수행된 타이밍 관계를 조사하므로써 헤저드 를 검출할 수 있다.몇 개의 예제회로에 대해서 시뮬레이션을 수행한 결과를 통하여 제안한 방법을 실용성을 입증하였다.

  • PDF

논리 파티션을 이용한 파일 중복 제거 시스템 (File Deduplication System Using Logical Partition)

  • 공진산;정호민;고영웅
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(A)
    • /
    • pp.285-287
    • /
    • 2012
  • 기존의 타깃(target) 기반 중복제거 시스템은 저장된 모든 파일에 대하여 각각 중복 제거를 수행한다. 이러한 중복제거 시스템의 문제점은 파일의 크기가 작고 파일의 개수가 많아지는 경우에 해시 값을 구하는 시간과 메타 데이터를 유지하는데 오버헤드가 증가한다. 이러한 문제점을 해결하기 위해 본 논문에서는 논리 파티션을 이용하여 개별 파일들을 묶어서 중복 제거를 수행하는 시스템을 설계 및 구현하였다. 실험 결과 논리 파티션의 용량이 50% 이상일 때 기존 중복제거 기법에 비해서 중복 제거 비율 및 시간적인 측면에서 더 효율적임을 보였다.

임베디드 시스템 타이머 동기화 (Synchronization of Timers in Embedded Systems)

  • 이형봉
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2013년도 춘계학술발표대회
    • /
    • pp.13-14
    • /
    • 2013
  • 임베디드 시스템 구성 요소 중 가장 빈번하게 사용되는 디바이스들 중의 하나로 타이머를 들 수 있다. 대부분의 임베디드 시스템 MCU 들은 3~5 개의 타이머를 제공하므로 설정시간 별로 독립된 타이머를 할당하여 구현할 수 있다. 그러나 TDMA 기반 무선 통신 프로토콜 등과 같이 10 개 이상의 타이머를 필요로 하는 경우가 있는데, 이런 경우에는 하나의 물리적 타이머에 여러 개의 논리적 타이머를 구현해야 한다. 이 때, 논리적 타이머들 사이에 물리적 타이머의 분해능에 따른 오차가 존재하여 시간 동기화 오차를 유발하는 원인이 된다. 이 논문에서는 이러한 논리적 타이머 사이에 존재하는 오차를 자세하게 분석하여 제기하고, 이를 극복하는 방안을 모색한다.

BM-DEVS 모델링과 시뮬레이션 환경에서의 시공간 문제 해결을 위한 시간 논리 적용 기법 (Temporal Logic Application Technique for Solving Spatio-temporal Problem in BM-DEVS Modeling And Simulation Environment)

  • 안정섭;조대호
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2023년도 제67차 동계학술대회논문집 31권1호
    • /
    • pp.47-49
    • /
    • 2023
  • 사회적으로 복잡한 문제들이 시공간 형태로 문제 표현이 가능하고 이를 활용하여 문제를 해결하기 위한 연구들이 진행 중이다. 특히, 시뮬레이션 이론 중 하나인 BM-DEVS는 시공간 논리를 적용하여 실세계에서 일어나는 문제들을 시공간 규칙으로써 표현하였고 이를 모델에 적용하여 시스템에서 행위를 모니터링한다. 하지만 BM-DEVS에서는 시스템 차원에서 정의된 시공간 규칙들을 평가하기 위하여 Büchi 오토마타로의 변환과 오토마타를 모델들에 반영할 수 있어야 한다. 이를 위하여 시스템을 구축하는 모델러가 직접 규칙을 오토마타로 변환하는 작업을 해야하며 이에 대한 오토마타를 모델에 적용하기까지는 많은 시간이 소요된다. 이러한 문제를 해결하기 위해 본 논문에서는 모델링의 단순화를 위하여 시공간 규칙을 모델들에 자동적으로 적용하는 방법에 대하여 소개한다.

  • PDF

분할에 의한 네트워크의 국간신뢰도 계산 (Source to teminal reliability evaluation by network decomposition)

  • 서희종;최종수
    • 한국통신학회논문지
    • /
    • 제21권2호
    • /
    • pp.375-382
    • /
    • 1996
  • 본 논문에서는 네트워크를 분할하여 국간신뢰도를 계산하는 효과적인 방법이 기술된다. 네트워크를 그래프로 모델화하고 그 그래프를 2개의 부분그래프로 부분그래프로 분할한다. 한 부분 그래프의 논리적항을 계산하고 논리 적항을 갖는 사상에 따라서 다른 부분그래프의 그래프를 만들고 논리적항을 계산한다. 부분그래프의 논리적항을 서로 곱해서 국간신뢰도를 계산하는 방법을 제안한다. 한 부분그래프의 모든 논리적항은 2의 그 부분그래프가 갖는 가지 수 제곱으로 계산되고 다른 부분그래프의 그래프가 갖는 논리적항은 그래프가 갖는 가지 수와 논리적항 수의 곱으로 계산할 수 있다. 이 방법은 분할하지 않고 국간 신뢰도를 계산하는 방법에 비해서 적은 계산시간을 갖는다.

  • PDF

다중 논리경로 회로의 게이트 크기 결정 방법 (Gate Sizing Of Multiple-paths Circuit)

  • 이승호;장종권
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제2권3호
    • /
    • pp.103-110
    • /
    • 2013
  • 논리 노력[1, 2]의 기법은 회로의 지연 값을 간단한 필산으로 신속하게 측정할 수 있는 기술이다. 이 기법은 설계 공정 시간을 절약하는 장점도 있지만 고정 지연이라는 조건에서 논리 경로의 면적이나 전력 소비를 최소화하여 설계할 수 없는 단점이 있다. 이 단점을 보완하는 방법을 논문[3]에서 제안하였지만, 논리 경로가 하나인 회로에만 국한되어 적용할 수 있는 방법이었다. 본 논문에서는, 균형 지연 모델을 기초로, 다중 논리 경로의 회로에 적용할 수 있는 향상된 게이트 크기 결정 방법을 제한하고자 한다. 시뮬레이션 결과, 기존 논리노력 방법과 비교하면 전력 소비 측면에서 거의 같았지만 회로의 설계 공간 측면에서는 약 52%의 효율성을 보였다.