• Electrical & Electronic Materials
• /
• v.7 no.4
• /
• pp.294-299
• /
• 1994

CHF$_{3}$/CH$_{4}$Ar 플라즈마에 의해 형성된 산화막 식각 잔류물의 화학구조와 이 잔류물의 제거를 위한 세정방법을 x-ray photoelectron spectroscopy를 이용하여 조사하였다. 잔류무르이 구조는 CF$_{x}$-polymer와 Si-C, Si-O 결합으로 이루어진 SiO$_{y}$ C$_{z}$ 이었다. CF$_{4}$O$_{2}$ 플라즈마에 의한 silicon light etch는 산화막 식각 잔류물인 SiO$_{y}$ C$_{z}$ 층과 손상된 실리콘 표면을 제거하엿으며 NH$_{4}$OH-H$_{2}$O$_{2}$과 HF용액으로 완전히 제거되는 CF$_{x}$-polymer/SiO$_{x}$층을 남겼다. 100.angs.정도의 silicon light etch는 minority carrier life time과 thermal wave signal값을 초기 웨이퍼 수준까지 회복시켰으며 접합누설 전류도 거의 습식 식각 공정수준까지 감소시켰다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.176-179
• /
• 2009

ZnO:Al 투명전도막을 유리기판위에 in-line RF-magnetron sputtering법으로 증착온도 및 증착압력에 따라 제조하고, 습식식각에 따른 박막의 표면형상 및 광학적 특성변화를 조사하였다. 초기박막은 육방정계(Hexanonal wurtzite)의 결정 구조와 (002)면의 c-축 우선배향성을 갖으며 가시광 영역에서 높은 광 투과도(T $\geq$ 80%)와 낮은 비저항($\rho\;=\;5.2{\times}10^{-4}{\Omega}{\cdot}cm$)의 특성을 나타내었다. 습식 식각 후 박막의 표면형상은 식각 전 박막의 결정성에 큰 의존성을 보이며 본 연구에서는 1 mTorr의 낮은 증착압력과 $350^{\circ}C$의 높은 증착온도에서 증착된 결정성이 우수한 막에서 높고 균일한 형태의 crater를 갖는 표면형상을 얻을 수 있었다. 균일한 crater를 형성하는 ZnO:Al 박막은 hill 형태의 표면형상을 갖는 상용 Asahi-U glass에 비하여 높은 Haze ($T_{diffused}/T_{total}$)값과 넓은 산란각을 나타내어 향상된 광 산란특성을 갖으며 이는 실리콘 박막 태양전지내로 입사된 광의 산란경로를 증가시켜 태양전지 성능을 크게 향상시킬 수 있을 것으로 기대한다.

• Journal of Convergence for Information Technology
• /
• v.10 no.6
• /
• pp.28-34
• /
• 2020

A structure in which GaAs and AlGaAs epilayers are formed with a metal organic chemical vapor deposition equipment on a GaAs wafer similar to the structure of making a vertical cavity surface emitting laser is used. Photonic Quantum Ring (PQR) devices that are naturally generated by 3D resonance are manufactured by chemically assisted ion beam etching technology, which is a dry etching method. A new technology that can be fabricated has been studied, and as a result, the possibility of wet etching of a solution containing phosphoric acid, hydrogen peroxide and methanol was investigated, and the device fabrication by applying this method are also discussed. In addition, the spectrum of the fabricated optical device was measured, and the results were theoretically analyzed and compared with the wavelength value obtained by the measurement. It is expected that the PQR device will be able to model cells in a three-dimensional shape or be applied to the display field.

• Proceedings of the IEEK Conference
• /
• 1999.06a
• /
• pp.934-937
• /
• 1999

MMIC 제작을 위한 단일 반도체 공정으로써 PECVD를 이용한 Si₃N₄의 증착, RIE를 이용한 CaAs via-hole건식식각, 그리고 airbridge 공정조건을 위한 실험 및 분석 작업을 수행하였다. Si₃N₄의 증착 실험에서는 굴절률이 2인 조건을, GaAs via-hole 식각 실험에서는 최적화된 thru-via의 모양과 식각률을 갖는 조건을, airbridge 실험에서는 polyimide coating 및 건식 식각 조건과 금 도금 및 습식 식각의 최적 조건들을 찾아내었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.321-321
• /
• 2014

GaN는 LED, 태양전지, 그리고 전자소자 등에 쓰이는 물질로, 관련 연구가 활발히 진행되고 있으며, 이와 더불어 top-down방식을 활용한 소자제작 방법 또한 발달되고 있다. 하지만, top-down공정 시 발생 되는 건식 식각에 의한 소자의 손상이 발생되고, 이로 인하여 누설전류가 발생하는 등 여러 가지 문제점이 발생하고 있다. 특히, top-down에서 널리 사용하는 건식식각을 통한 GaN 식각의 경우, nonpolar 면이 아닌, semipolar 면이 드러나게 되며, 이 면은 건식 식각시 발생하는 손상을 포함하고 있다. 본 연구에서는 이러한 문제를 해결하기 위해서, 약 $2{\mu}m$ 크기의 diameter를 갖는 micro-sized column LED를 제작하고, 건식 식각 이후, KOH surface treatment를 통해 손상된 면을 제거함과 동시에 nonpolar면을 드러내는 실험을 실시하였으며, 더불어 column의 diameter를 줄이는 방법을 논하고자 한다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2006.05a
• /
• pp.177-181
• /
• 2006

반도체를 만드는데 있어서 여러가지 박막을 형성하는 공정이 있다. 이때 가장 많이 쓰이는 방법이 CVD(Chemical Vapor Deposition)방법이나 PVD(Physical Vapor Deposition)방법이다. 이들 방법으로 막을 형성하게 되면, 웨이퍼 이면에도 막이 형성되게 된다. 웨이퍼 후면에 증착된 막은 공정 특성상 두께분포가 균일하지 못하고 다음 공정 중에 웨이퍼 전면을 오염시킬 수 있다. 후면의 박막이 있는 상태로 웨이퍼가 batch 방식의 습식공정이 진행되면, 후면의 박막이 떨어져 나와서 웨이퍼 전면을 오염시키게 된다. 또한 공정에 따라서 기판전면은 식각 시키지 않고 후면만 식각 시키는 경우가 발생하는데, 이때 웨이퍼 아래에 설치된 노즐을 사용하여 웨이퍼 후면의 박막을 식각할 수 있다. 본 연구는 노즐에서 약액이 분사되는 방향과 위치를 조절하여 매엽식 장비에서 웨이퍼 후면의 막을 균일하게 식각 시킬 수 있는 노즐을 제작하고 웨이퍼 후면의 $Si_{3}N_{4}$막을 분당 $1000{\AA}$이상 식각 하였으며 균일도를 5% 이하로 하였다.

• Journal of the Korean Vacuum Society
• /
• v.11 no.4
• /
• pp.249-255
• /
• 2002

For a formation of membrane structures, single crystal silicon wafers have been anisotropically etched with solutions of KOH and KOH-IPA. The etching rate was observed to be strongly dependent upon the etchant temperature and concentration. Mask patterns for the etching experiment was aligned to incline $45^{\circ}$on the primary flat of the silicon wafer. The different etching characteristics were observed according to pattern directions and etchant concentration. When the KOH concentration was fixed to 20 wt%, the U-groove etching shape was observed for the etching temperature of above $80^{\circ}C$, and V-groove shapes observed at below $80^{\circ}C$. Hillocks, which were generated at the etched silicon surfaces, has been decreased as the increasing of the etchant temperature and concentration.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2006.05a
• /
• pp.216-220
• /
• 2006

평면 광 신호 분리기와 광 케이블의 정밀결합을 위하여 V-groove를 제작하였다. V-groove 는 실리콘웨이퍼 (100) 면을 KOH 용액으로 선택적 습식 식각하여 제작되었다. V-groove 를 효과적으로 제작하기 위하여 KOH 의 조성 (10, 20, 30, 33, 40 wt%)과 온도 (50, 60, 70, $80^{\circ}C$)를 변화시켜 식각률과 표면조도를 측정하였다. 식각률은 $80^{\circ}C$에서 20 wt.% KOH 로 식각했을 경우 $1.84{\mu}m/min$ 로 가장 빨랐으며, 표면조도는 $80^{\circ}C$에서 33 wt.% KOH로 식각했을 경우 1.6nm로 가장 양호하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.40-40
• /
• 2000

직접 회로의 소자크기가 더욱 미세화에 따라, 기존에 사용하는 금속 배선의 저항과 금속 배선과 층간 유전 물질에 의한 정전용량의 증가로 인한 시간 지연 (RC time delay) 문제가 크게 대두되고 있다. 이 문제를 해결하기 위해 비유전율이 낮은 물질을 층간 유전체로 사용하여 정전용량을 낮추는 것이 필요하다. 기존의 실리콘 산호막 대신에 MSSQ(methylsilsequioxance)를 이용할 때 필요한 건식 식각 공정을 연구하였다. MSSQ 물질을 patterning 하기 위해 습식 공정의 부산물인 폐액 등의 문제점이 발생하지 않을 뿐만 아니라, 소자의 손상이 적고 선택비가 높으며, 식각의 이방성을 향상시킬 수 있는 장점을 갖고 있는 반응 이온 식각기(reactive ion etchin)을 이용하였다. CF4/O2 plasma를 사용하였는데, 가스의 양의 flow rate와 조성비, RF pover(50, 100, 150 W)등의 변화에 따른 식각 특성을 알아보았다. atep, SEM, AFM등을 이용하여 측정·분석하였다.

• Proceedings of the KAIS Fall Conference
• /
• 2011.05a
• /
• pp.347-350
• /
• 2011

본 논문에서는 습식식각 설비의 Process 동작 간에 발생되는 설비의 비 가동 시간을 최소화하여 Throughput을 향상시키기 위하여 Monitoring 한 결과 Recipe 변경, 액 교환 발생, Tact 변경 등의 공정간 조건에 따라 대기시간이 발생(생산 지연시간 발생) 하는 것을 확인 하고 이를 개선하기 위한 연구이다. 연구 방법으로, Recipe Data 적용 시점을 약액 구간 처리 완료 시점에서 후속 기판이 대기하지 않고 연속 투입을 실시, Chamber Drain과 약액 Tank 전환이 동시에 이루어지고 액 교환 동작 중 Pump Spray의 연속성을 유지하는 무정지 액 교환 Sequence 적용, Tact 적용 시점을 전 기판 배출 확인 후 실시하는 것을 약액 구간 처리 완료 후 적용의 3가지 방법을 6시그마의 DMAIC 기법을 활용하였다. 연구 결과 개선 전 비 가동 시간이 설비 대당 1일 28분 시그마 Level 3.40 이었던 것을 개선 후 설비 대당 1일 17분 시그마 Level 5.3 으로 개선됨을 확인 할 수 있다.