• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.438-438
• /
• 2012

결정질 실리콘 태양전지 공정 중 텍스쳐 공정은 표면에서 반사되는 반사광을 줄여 단락전류(Isc)를 증가시킨다. 표면 텍스쳐 형성 방식으로는 일반적으로 습식 식각(Wet etching) 공정과 건식 식각(Reactive ion etching:RIE) 공정이 있다. 습식 식각 공정은 식각 용액을 사용하는 공정이며 건식 식각 공정은 플라즈마를 통하여 식각하는 공정으로 습식 식각 공정의 경우 식각 용액에 의한 공정상 위험도가 높으며, 용액의 폐기물에 의한 환경오염 문제가 크다. 건식 식각공정의 경우 습식 식각과 달리 공정상 위험도가 낮으며 불규칙적인 결정방향에 영향 받지 않는 비등방성 식각이 가능하여 다결정 실리콘 태양전지의 경우 습식 식각 공정보다 반사광이 적어 단락전류가 증가하게 된다. 그리고 태양전지를 Photovoltaic module로 만들게 되면 태양전지의 효율이 떨어지는데 이것을 Cell to module loss (CTM loss)라 부르며 이는 태양전지의 발전량을 줄이는 큰 원인이 된다. CTM loss의 경우 습식 식각 공정보다 건식 식각 공정에서 더 크게 나타나며 건식 식각 공정한 PV module의 경우 CTM loss로 인해 습식 식각 공정을 통한PV module와 비슷한 효율을 내게 된다. 본 연구에서는 식각 공정의 방식에 따라 나타나는CTM loss 중 광 손실 원인을 외부양자효율(External Quantum Efficiency)과 투과율(Transmittance), 반사율(Reflectance) 등 광 특성 통하여 분석한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.575-578
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터 층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+$a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+$a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각 단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.584-584
• /
• 2012

결정형 실리콘 태양전지 공정 중 표면 texturing 공정은 표면에 요철을 형성시켜 반사되는 빛 손실을 줄여서, 증가된 빛 흡수 양에 의해 단락전류(Isc)를 증가시키는데 그 목적이 있다. 표면 texturing 공정은 습식 식각과 건식 식각에 의한 방법으로 나눌 수 있다. 습식 식각은 KOH, TMAH, HNA 등의 실리콘 식각 용액을 사용하여 공정상의 위험도가 크고, 사용 후 용액의 폐기물에 의한 환경오염 문제가 있다. 건식 식각은 습식 식각과 달리 폐기물의 처리가 없고 미량의 가스를 이용한다. 그리고 다결정 실리콘 웨이퍼처럼 불규칙적인 결정방향에도 영향을 받지 않는 장점을 가지고 있어서 건식 식각을 이용한 표면 texturing 공정에 관한 많은 연구가 진행되고 있으며, 특히 RIE(reactive ion etching)를 이용한 태양전지 texturing 공정이 가장 주목을 받고 있다. 하지만 기존의 RIE를 이용하여 표면 texturing 공정을 하게 되면 500 nm 이하의 needle-like 구조의 표면이 만들어진다. Needle-like 구조의 표면은 전극을 형성할 때에 접촉 면적이 좁기 때문에 adhesion이 좋지 않은 것과 단파장 대역에서 광 손실이 많다는 단점이 있다. 본 논문에서는 기존의 RIE texturing의 단점을 보완하기 위해 챔버 내부에 metal-mesh를 장착한 후 RIE를 이용하여 $1{\mu}m$의 피라미드 구조를 형성하였고, RIE 공정 시 ion bombardment에 의한 표면 손상을 제거(RIE damage remove etching)하기 위하여 10초간 TMAH(Tetramethyl -ammonium hydroxide, 25 %) 식각 공정을 하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.400-400
• /
• 2011

습식 식각과 RIE (reactive ion etching) 텍스처링 된 다결정 실리콘 태양전지의 라미네이팅 공정 전 후에 양자 효율과 광학적 특성 및 전기적 특성의 변화를 관찰 하였다. 두 식각 방법을 이용해 라미네이팅 공정 전 습식 식각의 표면 텍스처 태양전지에 비해 RIE 표면 텍스처태양전지에서 높은 양자 효율이 관측 되었지만, 라미네이팅 공정 후에 두 셀을 비교해 보면 RIE 텍스처링 된 것의 양자 효율이 더 낮아지는 것을 확인 할 수 있었다. 300~1,100 nm의 파장 범위에서 10 nm의 간격으로 양자효율, 반사율, 투과율, 흡수율 및 변환 효율을 측정하였다. 또한, 공정 전 후의 셀의 dark current를 측정하였다. 위 연구 결과를 통해 라미네이팅 공정에 따른 다결정 실리콘 태양전지의 특성 변화를 분석 하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.4
• /
• pp.19-23
• /
• 2012

Silicon substrate for light emitting diodes (LEDs) has been the tendency of LED packaging for improving power consumption and light output. In this study, a low cost and high throughput Si through via fabrication has been demonstrated using a wet etching process. Both a wet etching only process and a combination of wet etching and dry etching process were evaluated. The silicon substrate with Si through via fabricated by KOH wet etching showed a good electrical resistance (${\sim}5.5{\Omega}$) of Cu interconnection and a suitable thermal resistance (4 K/W) compared to AlN ceramic substrate.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2010.05a
• /
• pp.795-797
• /
• 2010

습식 식각은 식각용액으로서 화학용액을 사용하는 공정으로 반응물이 기판표면에서 화학반응을 일으켜 표면을 식각하는 과정이며, 표면결합의 제거를 위한 식각연마와 폴리싱을 위한 식각, 그리고 구조적 형상 패턴등이 있다. 여기서 화학용액은 산화제 또는 환원제 역할을 하는 혼합용액으로 구성된다. 습식 식각 시 수${\mu}m$의 해상도를 얻기 위해서는 그 부식액의 조성이나, 에칭시간, 부식액의 온도 등을 고려하여야 한다. 또한 습식 식각 후 포토 레지스트를 제거하는 과정에서 포토 레지스트를 깨끗이 제거해야 하며, 제거공정 자체가 a-Si:H 박막을 부식 하지 않을 조건으로 행하여야 한다. 포토레지스트 제거 후 잔류 포토 레지스트를 제거하기 위해서 본 실험에서는 RCA-I 세척 기법을 사용한 후 D.I 로 린스 하였다. 본 실험에서 사용한 금속은 Cr, Al, ITO 로 모두 DC sputter 방법을 사용해서 증착하여 사용하였다. Cr박막은 $1300\AA$ 정도의 두께를 사용하였고, ITO (Indium Tin Oxide) 박막은 가시광 영역에서 투명하고 (80% 이상의 transmittance), 저저항 (Sheet Resistance : $50{\Omega}/sq$ 이하) 인 박막을 사용하였으며, 신호선으로 주로 사용되는 Al등의 증착조건에 따른 wet etching 특성을 조사하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.7
• /
• pp.1393-1398
• /
• 2009

Conventionally, etching is first considered for microelectronics fabrication process and is specially important in process of a-Si:H thin film transistor for LCD. In this paper, we stabilize properties of device by development of wet and dry etching process. The a-Si:H TFTs of this paper is inverted staggered type. The gate electrode is lower part. The gate electrode is formed by patterning with length of 8 ${\mu}$m${\sim}$16 ${\mu}$m and width of 80${\sim}$200 ${\mu}$m after depositing with gate electrode (Cr) 1500 ${\AA}$under coming 7059 glass substrate. We have fabricated a-SiN:H, conductor, etch-stopper and photo resistor on gate electrode in sequence, respectively. The thickness of these thin films is formed with a-SiN:H (2000 ${\mu}$m), a-Si:H(2000 ${\mu}$m) and n+a-Si:H (500 ${\mu}$m), We have deposited n-a-Si:H, NPR(Negative Photo Resister) layer after forming pattern of Cr gate electrode by etch-stopper pattern. The NPR layer by inverting pattern of upper gate electrode is patterned and the n+a-Si:H layer is etched by the NPR pattern. The NPR layer is removed. After Cr layer is deposited and patterned, the source-drain electrode is formed. In the fabricated TFT, the most frequent problems are over and under etching in etching process. We were able to improve properties of device by strict criterion on wet, dry etching and cleaning process.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1532-1533
• /
• 2007

Hollow형 미세바늘 어레이는 주사기와 패치의 장점을 결합하여 여러 종류의 약물을 통증 없이, 전달할 수 있게 한다. 본 논문에서는 건식 식각 방법과 습식 식각 방법을 이용하여 hollow형 실리콘 미세바늘 어레이를 제작하는 제작 공정과 그 결과를 제시하였다. 미세바늘 어레이의 형태는 실리콘 웨이퍼의 앞면에서 세 번의 식각 공정을 이용해 제작되었는데, 첫 번째 건식 식각 공정으로 피부에의 침투를 원활히 하기 위해 바늘 끝을 형성하고, 두 번째 건식 식각 공정으로 바늘의 길이를 조절하며, 마지막 HNA solution을 이용한 습식 식각 공정으로 바늘을 더 가늘게 만들면서 끝을 더 날카롭게 식각한다. 바늘을 통해 약물전달이 가능하도록 웨이퍼의 뒷면으로부터 건식 식각 공정을 이용해 약물 주입통로를 형성하였다. 제작된 Hollow형 실리콘 미세바늘 어레이는 $170\;{\mu}m$의 너비와 $230\;{\mu}m$의 길이, 직경 $40\;{\mu}m$의 약물 주입통로를 가지고 있으며, $1\;cm^2$의 시편 위에 $1000\;{\mu}m$의 피치로 $9{\times}9$ 개의 바늘을 형성하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.701-701
• /
• 2013

표면조직화는 입사되는 빛의 반사를 줄이고 태양전지 내부에서 빛의 이동거리를 길게하여 효율을 향상시키는 중요한 요소가 된다. 결정질 실리콘 표면 조직화에서 일반적으로 알카리 습식 식각이 많이 사용되며 이 식각 방법으로 반사도를 400~1000 nm의 파장에서 평균 11%까지 줄일 수 있다. 본 논문에서는 빛의 반사를 더 줄여 단락전류를 향상 시키기 위해 기존 NaOH를 이용한 표면 조직화를 수행한 후에 반응성 이온 식각 공정을 적용하는 2단계 표면 조직화 공정을 최적화 하였다. 먼저 NaOH 2%, IPA 7.5%용액에서 $80^{\circ}C$ 유지하면서 35분간 식각을 한 후에 ICP 장치에서 SF6/O2 비율 1:1, 공정 압력 25 mTorr, 시간 200 s로 고정하고 RF 파워를 25~200 W로 변화를 주면서 실험 하였다. 그 결과 마이크로 크기의 피라미드 위에 나노 크기의 피라미드를 형성할 수 있었으며 400~1,000 nm 파장에서 평균 4.96%까지 반사도를 낮출 수 있었다. 기존 알카리 식각 공정에 비해 반사도가 많이 낮아지게 되어 입사되는 빛의 양이 증가함으로서 단락전류가 증가하고 효율이 향상될 것으로 기대된다.

• Journal of Biomedical Engineering Research
• /
• v.22 no.2
• /
• pp.145-150
• /
• 2001

대뇌 피질에 삽입하여 깊이에 따라 신경 신호를 기록하기 위한 탐침형 반도체 미세전극 어레이(depth-type silicon microelectrode array, 일명 SNU probe)를 제작하였다. 붕소를 확산시켜 생성된 고농도 p-type doping된 p＋ 영역을 습식식각 정지점으로 사용하는 기존의 방법과 달리 실리콘 웨이퍼의 앞면을 건식식각하여 원하는 탐침 두께만큼의 깊이로 트렌치(trench)를 형성한 후 뒷면을 습식식각하는 방법으로 탐침 형태의 미세 구조를 만들었다. 제작된 반도체 미세전극 어레이의 탐침 두께는 30 $\mu\textrm{m}$이며 실리콘 건식식각을 위한 마스크로 6 $\mu\textrm{m}$ 두께의 LTO(low temperature oxide)를 사용하였다. 탐침의 두께는 개발된 본 공정을 이용해서 5~90 $\mu\textrm{m}$ 범위까지 쉽게 조절할 수 있었다. 탐침의 두께를 보다 쉽게 조절할 수 있게 됨에 따라 여러 신경조직에 필요한 다양한 구조의 반도체 미세전극 어레이를 개발할 수 있게 되었다. 본 공정을 이용해서 개발된 4채널 SUN probe를 사용하여 흰쥐의 제1차 체감각 피질에서 4채널 신경 신호를 동시에 기록하였으며, 전기적 특성검사에서 기존의 탐침형 반도체 미세전극, 텅스텐 전극과 대등하거나 우수한 신호대 잡음비(signal to noise ratio, SNR)특성을 가짐을 확인하였다.