• 한국콘텐츠학회논문지
• /
• 제10권12호
• /
• pp.10-17
• /
• 2010

본 논문에서는 모바일 기기 신호 인터페이스용 MIPI(Mobile industry processor interface)의 D-PHY의 디지털 블록의 저전력 설계를 제안한다. MIPI는 고속 데이터 전송을 위한 HS(high-speed)모드와 주로 제어에 사용되는 LP(low-power)모드의 두 가지 동작 모드를 갖는다. 저전력 소모를 위해 디지털 블록 내부 구성요소를 각 동작에 따라 선택적으로 스위칭 할 수 있는 클럭 게이팅(Clock gating) 기법을 적용했다. 저전력 동작의 설계에 대한 동작을 시뮬레이션을 통해 검증하고 기존의 일반적인 MIPI D-PHY 디지털 블록과 전력소모를 비교했다. HS 모드 데이터 전송동작에 대해서는 저전력 설계를 통하여 전력소모가 송신단(TX: transmitter)과 수신단(RX: receiver) 각각 74%와 31% 감소하여 전체적으로 전력소모가 50%로 줄었고, LP 모드 동작에 대해서도 전력소모가 TX와 RX 각각 79%와 40% 감소하여 전체적으로 51.5% 줄어들었다. 제안된 저전력 MIPI D-PHY 디지털 칩은 $0.13{\mu}m$ CMOS 공정에서 1.2V의 전원을 갖도록 설계 및 제작되었다.

• 한국인터넷방송통신학회논문지
• /
• 제13권5호
• /
• pp.239-247
• /
• 2013

다중-인터페이스 기반 네트워크에서 각 노드에 장착된 다수의 무선 인터페이스들을 효율적으로 활용하기 위해서는 각 인터페이스에 이용 가능한 채널들을 적절하게 할당하여 간섭을 감소시키고 대역폭 효율을 높이는 채널 할당 기법이 필요하다. 혼합 할당 방식을 사용하여 네트워크 용량과 처리량을 개선하는 MCS 프로토콜이 제안되었다. MCS는 경쟁 영역 내에서 동일한 채널을 사용하는 노드들의 수를 고정 인터페이스의 채널을 할당하기 위한 기준으로 사용한다. 그러나 이 정보는 실질적으로 채널에 부과되는 부하를 정확히 반영할 수 없는 문제점이 있다. 본 논문에서는 간섭 영역 내에서 동일한 채널을 사용하는 노드들의 수뿐만 아니라 노드들에 의해서 채널이 점유되어 있는 비율을 나타내는 채널 혼잡도를 채널의 부하를 평가하기 위한 기준으로 사용하여 채널을 할당하는 CAMCS 프로토콜을 제안하고 시뮬레이션을 통해서 성능 개선 효과를 확인한다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.260-268
• /
• 2020

본 논문에서는 스위칭 시 발생하는 턴-온 및 턴-오프 손실을 줄일 수 있는 LS-ZVS-LSTC를 이용한 D급 SEPP형 고주파 공진 인버터에 대해서 나타내고 있다. 본 논문에서 제안한 LS-ZVS-LSTC를 이용한 고주파 공진 회로의 해석은 무차원화 파라메타를 도입하여 범용성 있게 기술하였다. 또한 제안 인버터의 운전 특성은 무파원화 제어 주파수(μ), 무차원화 부하시정수(τ), 결합계수(κ) 등의 제어 파라메타를 이용하여 특성 평가를 수행하였다. 특성 평가를 통한 특성치를 토대로 1.8[kW] D급 SEPP형 LS-ZVS-LSTC 고주파 인버터 설계 기법의 일예를 제시하였으며, 이론 해석의 정당성은 실험을 통해 입증하였다.

• 한국정보통신학회논문지
• /
• 제9권8호
• /
• pp.1663-1668
• /
• 2005

패킷 스위칭 네트워크에서의 QoS 보장을 위한 많은 연구가 지난 10여 년간 진행되었다. 이들 중 많은 수가 IntServs 기반의 플로우별 대역폭 할당과 보장을 위한 여러 가지 시그널링, 스케줄링 방법에 관한 것이나, 구현의 복잡성으로 인해 실제 네트워크에서 실현된 예가 드물다. 이러한 복잡성을 극복하기 위해서 최근 플로우 통합 (Flow Aggregation)이 제안된 바 있다. 통합된 플로우 기반의 스케줄링을 통해 지연시간을 보장해주기 위해서는 플로우 간의 공정한 통합이 요구되며, 이를 위해서 스케줄러가 비 작업보존방식으로 동작해야 한다. 본고에서는 가장 간단하면서 별리 쓰이는 스케줄링 기법인 Deficit Round Robin을 변형한, 비 작업보존 방식의 Round Robin with Virtual Flow (RRVF)를 제안하고 이를 바탕으로 공정한 플로우간 통합을 시도하였다. RRVF가 보장하는 지연시간 최대치를 연구하였으며 이를 적용한 플로우 통합시의 지연시간 최대치를 구하였다. 이를 통해 RRVF로 플로우를 통합하는 경우 대역폭 할당이 간단해짐과 동시에 네트워크 전체의 지연시간도 줄어드는 것을 알아내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.411-414
• /
• 2011

본 논문에서는 DPSS 기능을 갖는 3중 모드 DC-DC buck 변환기를 설계하였다. 설계된 buck 변환기는 부하 전류가 큰 경우(80mA~500mA)에는 PWM(Pulse Width Modulation) 제어 방식을 사용하고, 부하 전류가 작은 경우(1mA~80mA)에는 PFM(Pulse Frequency Modulation) 제어 방식을 사용하며, 부하 전류가 1mA 이하인 대기모드(sleep-mode)에서는 LDO(Low Drop Out)를 사용한다. 또한, PFM 제어 방식에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS(Dynamic Partial Shutdown Strategy) 기법을 사용하였다. 그 결과 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있다. 제안된 벅 변환기는 CMOS 0.18um 공정을 이용하여 설계되었다. 3.3V의 입력전압을 받아 2.5V의 출력전압으로 강압시키며, 최대 부하전류는 500mA이고, 스위칭 주파수는 1MHz이다. 최대효율은 97.03 %, 칩 크기는 PAD를 포함하여 $1465um{\times}895um$이다.

• 전력전자학회논문지
• /
• 제7권1호
• /
• pp.65-73
• /
• 2002

본 논문에서는 플라잉 커패시터 멀티-레벨 인버터의 가장 큰 문제점인 커패시터 전압 불균형을 캐리어 비교방식을 토대로 한 펄스 폭 변조 방식(PWM)을 이용하여 제어하는 새로운 PWM방법을 제안한다. 제안된 방법은 멜티-레벨 인버터로 확장이 용이한 캐리어 비교 방식의 PWM방법으로서 플라잉 커패시터 인버터에서 소자의 스위칭시각 커패시터의 충·방전으로 인해 발생되는 전압불균형에 대해 상전압 리던던시와 선간전압 리던던시를 이용하여 커패시터 전압의 변화량을 일정주기에 대해 평균적으로 영으로 제어하게 된다. 또한 이 방법은 상전압 리던던시를 고르게 이용하여 소자의 스위치 손실과 도통 손실을 같게 하는 장점을 지닌다. 본문에서 플라잉 커패시터 인버터에 서 발생하는 커패시터 전압 불균형에 대해 분석하고 이 인버터에 적합한 캐리어 비교방식의 PWM방법을 설명한다.

• 전력전자학회논문지
• /
• 제15권4호
• /
• pp.296-308
• /
• 2010

본 논문은 영구자석형 동기발전기를 이용한 풍력발전 시스템의 3병렬 운전과 계통연계 기술을 제안한다. 영구자석형 풍력발전 시스템에서 back-to-back 컨버터는 발전기와 계통에 직접 연결되므로 시스템 정격에 준하는 전력 반도체 소자와 필터가 요구된다. 본 논문은 시스템의 전력변환부를 3병렬로 연결하고 병렬 운전에 의해 발생할 수 있는 순환 전류는 적절한 내부 인덕터 선정으로 해결한다. 낮은 스위칭 주파수로 운전되는 대용량 풍력발전 시스템의 THD 규정을 만족시키기 위해 최적 설계된 LCL필터를 사용하고 LCL필터에 의해 발생할 수 있는 공진 문제는 전력이론을 통한 능동 댐핑 기법을 통하여 추가적인 손실 없이 보상한다. 또한 계통 왜곡 및 불평형 시 발생할 수 있는 전력 품질의 문제는 추가적인 보상 알고리즘을 적용하여 향상시킨다. 시뮬레이션 및 실험을 통하여 병렬 운전 시스템과 알고리즘의 타당성을 검증한다.

• 조명전기설비학회논문지
• /
• 제30권1호
• /
• pp.55-65
• /
• 2016

This paper proposed a new control method which is capable of controlling circulating current considering current capacity of switching device. In the unbalanced voltage conditions, active power and reactive power have double line frequency. Thus, in order to provide active power without ripple, it is necessary to inject the negative sequence current components. However, when the negative current components is injected, it increases the total current flowing in the Arm, and in the Sub-module(SM) the current more than rated is impressed, which leads to destroy the system. Also, in impressing the circulating current reference of each arm, conventional control method impressed applicable $i_{dck}/3$ in the case of balanced voltage conditions. In the case of unbalanced conditions, as arm circulating current of three phase show difference due to the power impressed to each arm, reference of each arm is not identical. In this study, in the case of unbalanced voltage, within permitted current, the control method to decrease the ripple of active power is proposed, through circulating current control and current limitations. This control method has the advantage that calculates the maximum active power possible to generate capacity and impressed the current reference for that much. Also, in impressing circulating current reference, a new control method proposes to impress the reference from calculating active power of each phase. The proposed control method is verified through the simulation results, using the PSCAD/EMTDC.

• 한국멀티미디어학회논문지
• /
• 제16권1호
• /
• pp.75-86
• /
• 2013

본 논문은 많은 주변장치와 인터페이스 되는 단일칩 마이크로컨트롤러로 구현되는 임베디드시스템을 인터럽트를 사용하여 다중 유한상태기계로 모델링하고 구현하는 방법을 제시한다. 다중 상태기계 모델은 하드웨어설계에 사용되는 FSMD 구조와 인터럽트에 의한 흐름제어 특징을 이용한다. 주 프로그램은 주상태기계에 대응하고, 부상태기계는 인터럽트 서비스루틴에 대응한다. 따라서 주변장치에서 발생하는 인터럽트는 부상태기계에서 신속히 처리될 수 있다. 유한상태기계 사이의 인터페이스는 요청과 응답 변수를 사용한다. 주상태기계와 부상태기계 사이의 콘텍스트 스위칭은 인터럽트에 의한 하드웨어 흐름제어로 대치될 수 있어 별도의 운영체제가 필요하지 않다. ASM 차트를 사용하여 다중 유한상태기계로 모델링된 임베디드시스템은 C언어 프로그램으로 변환시켜 쉽게 구현될 수 있다. 이 구현 방법은 모델링이 구체적고 부상태기계에서 인터럽트에 신속히 반응할 수 있어 하드웨어가 많이 사용되는 내장형시스템에 쉽게 적용될 수 있다.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.299-305
• /
• 2022

다양한 물리적 신호를 디지털 신호 영역에서 처리하기 위해서 센서의 출력을 디지털로 변환하는 아날로그-디지털 변환기 (ADC)는 시스템 구성에 있어 매우 중요한 구성 블록이다. 센서 신호 처리를 위한 아날로그 회로의 역할을 디지털로 변환하는 추세에 따라 이러한 ADC의 해상도는 높아지는 추세이다. 또한 ADC는 모바일 기기의 배터리 효율 증대를 위해서 저전력 성능이 요구된다. 기존 integrating 시그마-델타 ADC의 경우 고해상도를 가지는 특징이 있지만, 저전압 조건과 미세화 공정으로 인해 적분기의 연산증폭기 이득 오차가 증가해 정확도가 낮아지게 된다. 이득 오차를 최소화하기 위해 버퍼 보상 기법을 적용할 수 있지만 버퍼의 전류가 추가된다는 단점이 있다. 본 논문에서는 이와 같은 단점을 보완하고자 버퍼를 스위칭하며 전류를 최소화시키고, 하이패스 바이어스 회로를 통해 settling time을 향상시켜 기존과 동일한 해상도를 갖는 ADC를 설계하였다.