• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2019년도 제59차 동계학술대회논문집 27권1호
• /
• pp.29-30
• /
• 2019

본 논문에서는 다중 컨트롤러가 존재하는 분산 SDN 환경에서 과도한 제어 메시지로 인한 과부하된 컨트롤러의 부하를 줄이기 위하여 이주할 스위치를 K-means 군집화와 Harmony Search(HS)를 기반으로 선정 하는 기법을 제안하였다. 기존에 HS를 이용하여 이주할 스위치를 선택하는 기법이 제시되었으나, 시간 소모에 비하여 정확도가 부족한 단점이 있다. 또한 Harmony Memory(HM) 구축을 위해 메모리 소모 또한 크다. 이를 해결하기 위하여 본 논문에서는 유클리드 거리를 기반으로 하는 K-means 군집화를 이용하여 이주할 스위치를 골라내어 HM의 크기를 줄이고 이주 효율을 향상 시킨다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.1-3
• /
• 2019

본 논문은 연속적인 입력 전류와 낮은 스위치 전압 스트레스를 갖는 플라이백 컨버터를 제안한다. 보조 권선과 직류 차단 캐패시터를 사용하여 기존 플라이백 컨버터(CFB)의 불연속적인 입력 전류의 리플을 저감시킨다. 이를 통해 입력 전류의 di/dt를 감소시켜 낮은 EMI 특성을 갖도록 한다. 그 결과 입력 필터 크기를 줄일 수 있으며 낮은 실효 입력 전류 때문에 인공위성의 캐패시터 수명을 연장 시킬 수 있다. 또한, 하나의 스위치와 다이오드를 추가하여 스위치 전압 스트레스를 감소시킨다. 그러므로 제안 회로는 스위칭 손실이 작으며, 작은 온 저항($R_{ds(on)}$)을 갖는 스위치 적용이 가능하여 도통 손실을 저감시켰다. 본 논문에서는 제안 회로의 모드 분석과 이론적인 분석을 제시한다. 제안 회로는 현재 인공위성에 사용하는 입출력 사양인 입력 전압 50 V, 출력 전압 15V, 출력 전력 100W의 사양으로 시뮬레이션을 진행하였다. 이 결과를 통해 제안 회로의 타당성을 증명한다.

• 한국광학회지
• /
• 제24권2호
• /
• pp.58-63
• /
• 2013

본 논문에서는 능동형 Q-스위칭 광섬유 레이저에서 Q-스위치 상승 시간이 출력 펄스에 미치는 영향을 이론적으로 분석하였다. Finite Difference Time Domain (FDTD) 방법을 이용해서 비율 방정식과 전파 방정식에 대한 모델링을 수행하였다. Q-스위칭 광섬유 레이저에서 발생하는 Q-스위칭 펄스의 생성에 있어서 Q-스위치의 상승 시간이 출력 펄스 특성에 미치는 영향을 이론적으로 분석하였다. 또한, Q-스위치의 반복률에 따른 출력 펄스의 에너지 변화와 파형 변화를 확인하였다. Q-스위치 반복률이 높아지고, Q-스위치의 상승 시간이 길어질수록 출력 펄스의 멀티 피크 현상이 줄어들고 안정된 가우시안 형태의 펄스 파형이 발생함을 확인 할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 추계종합학술대회
• /
• pp.305-308
• /
• 1998

통신처리시스템(Communication Processing System)은 전화망과 ISDN 가입자들에게 전국 규모의 PC 통신 및 인터넷 액세스를 가능하게 하기 위한 망정합 장치이며, 동시에 관련 서비스 관리 기능과 같은 통신처리 서비스를 제공하는 시스템이다. 그러나 다수의 PC 통신과 인터넷 서비스 제공자들이 등장함으로써 가입자들에게 이러한 복수의 서비스 제공자 시스템으로의 동등 서비스 접속 기능을 제공하기 위해서는 시스템 내부에 고속 Switching Fabric을 통한 스위칭 기능 및 서비스 제공자에 대한 선택 기능이 요구된다. 본 논문에서는 이러한 통신처리시스템의 시스템 구성 개요 및 사용자들에게 서비스 선택 기능을 신축적으로 제공하기 위한 내부 스위치를 사용함으로써 1200 채널 규모의 PC 통신 및 인터넷 액세스 서비스 기능을 제공하는 시스템의 설계 및 구현내용을 중심으로 기술한다. 또한 시스템의 성능 및 용량 설계를 위한 LAN 스위치의 설계 모델, 기능적 요구사항, 그리고 설계 및 구현 내용에 대해 기술한다.

• 전력전자학회논문지
• /
• 제11권4호
• /
• pp.361-370
• /
• 2006

단일단 단일스위치 통기정류기형 플라이백 컨버터를 제안한다. 제안된 단일단 단일스위치에 의해 역률이 개선되었으며 IEC 61000-3-2의 고조파 전류 요구조건을 만족한다. Flyback 컨버터의 경우 2 차 측 정류용 다이오드로 사용되는 쇼트키 다이오드의 전압 강하에 의한 전력손실이 크며, 이러한 전력 손실을 줄이기 위해 정류용 다이오드를 대신하여 도통 저항이 작은 MOSFET을 사용함으로써 전력손실을 줄일 수 있으며 이를 동기정류기 (SR : Synchronous Rectifier)라 한다. 제안된 동기 정류기는 MOSFET의 드레인 소스간의 전압 강하를 이용하여 동작하는 VDSR(Voltage Driven Synchronous Rectifier)이며 효율 향상을 목적으로 한다. 본 논문에서 제안한 단일단 단일스위치 동기정류기형 플라이백 컨버터는 출력 전력 85W (l2V /7.1A)에 적용되었으며 실험결과를 통해 확인할 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.354-356
• /
• 2013

본 논문에서는 CMOS 스위치를 이용한 디지털 이득 제어 구조를 가진 이득 조절 증폭기 (PGA, Programmable Gain Amplifier)를 제안한다. 기존의 아날로그 이득 제어 방식에서는 가변적인 트랜스 컨덕턴스를 활용하는 과정에서 바이어스 전류나 전압에 의해 이득이 변하게 되어 순간적으로 구성회로의 바이어스 포인트가 변하기 때문에 왜곡이 발생하게 되는 문제점이 있다. 본 논문에서는 이러한 문제점을 해결하기 위해 기존의 gm-boosting 증폭기를 변형한 디지털 이득 제어 방식으로 설계되어 있기 때문에 우수한 선형성을 가지며 특수 목적에 맞도록 그 이득을 6dB에서 60dB까지 7가지 단계로 조절 가능하다. 제안한 PGA는 기존 회로에 비해 0.2dB 보다 작은 이득오차와 0.47mW의 낮은 소비전력 특성을 보였다.

• 전자공학회논문지S
• /
• 제35S권12호
• /
• pp.8-16
• /
• 1998

본 논문에서는 반얀망 ATM 스위치를 위한 비충돌 패턴 발생기를 제안하고, 그 성능을 시뮬레이션에 의해 평가한다. 제안하는 비충돌 패턴 발생기는 우선 입력 셀 들을 입력, 출력 주소쌍을 이용하여, 두 개의 그룹, 즉, 충돌 유발 셀 그룹과 비충돌 셀 그룹 으로 분리한다. 분류된 충돌 유발 셀 들은 충돌 테이블을 이용하여 새로운 비충돌 입력 주소를 재할당 받는다. 시뮬레이션 결과는 NBPG가 최소한의 변환만으로 비충돌 주소 패턴을 발생함을 보여준다.

• 한국통신학회논문지
• /
• 제25권12A호
• /
• pp.1887-1896
• /
• 2000

본 논문에서는 브로드캐스트 병렬 반얀망과 바이패스 라인의 조합을 이용한 새로운 브로드캐스트 망을 제안하고 성능을 평가한다. 기존의 브로드캐스트 스위치는 주로 T.T.Lee가 제안한 구조를 기반으로 연구되어 왔다. 제안한 브로드캐스트 망은 Lee의 복사망이 갖는 출력 부하 제한의 단점을 극복하여, 원하는 출력 부하에 따라 확장이 용이하고 구성이 간단하며 셀 손실율이 낮은 장점을 갖는다. 제안한 망의 구성을 위하여, 병렬 방얀망의 확장성을 이용하고, 각각의 반얀망이 갖는 셀의 손실을 최소한으로 줄이며 망 자원의 효율적인 이용을 위하여 병렬망 간에 셀들이 전송될 수 있는 바이패스 라인을 부가한다. 충돌이 발생한 충돌 셀은 바이패스 라인을 통하여 다른 스위치 플랜으로 전송되어 재 전송을 시도할 수 있도록 한다. 또한, 높은 수의 CN(Copy Number)을 갖는 셀이 낮은 수의 CN을 갖는 셀들과 충돌되어 손실되는 것을 막기 위하여, 높은 수의 CN이 우선적으로 전송될 수 있도록 CN 비교기를 부가한다. 제안한 구조는 C로 구현된 시뮬레이터를 통하여 그 성능을 평가한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.1049-1052
• /
• 1999

As the Internet traffic increases, the demand for higher performance routers continues to grow, and it makes switch chips more complex. To make matters worse, these chips also need to handle high-level services. In this paper, we introduce an efficient verification methodology that can support real network traffics to satisfy the verification requirement of real complex situation even at the early design phase of switch chips.

• 전자공학회논문지S
• /
• 제34S권8호
• /
• pp.45-55
• /
• 1997

To design a ATM Switch which ahs advantages in high sped packet switching, it is essential to set multiple paths between input ports and output ports and to design a new packet transfer technique on that paths for decreasing Packet Loss by conflicts in internal Switch Plane. We propose new packet transfer method, Alternate Path Transfer Mechanism by Dynamic Bypass Transfer Method which can solve conflict problem in Banyan network easily. Proposed ATM Switch consists of Banyan networks, Input/Ouput Port, Bypass Link, and Bypass Link Controller. Packets caused conflicts in SEs have another chances of packet transfer over alternate switching planes by using this mechanism.