

## 단일단 단일스위치 동기정류기형 플라이백 컨버터

金俸奭<sup>†</sup>, 林翼憲\*, 李柱鉉\*\*, 柳皓善\*\*, 權鳳煥\*\*\*

### A Single-Stage Single-Switch Flyback Converter with Synchronous Rectifier

Bong-Suck Kim, Ik-Hun Lim, Joo-Hyun Lee, Ho-Seon Ryu and Bong-Hwan Kwon

#### 요약

단일단 단일스위치 동기정류기형 플라이백 컨버터를 제안한다. 제안된 단일단 단일스위치에 의해 역률이 개선되었으며 IEC 61000-3-2의 고조파 전류 요구조건을 만족한다. Flyback 컨버터의 경우 2차 측 정류용 다이오드로 사용되는 쇼트키 다이오드의 전압 강하에 의한 전력손실이 크며, 이러한 전력 손실을 줄이기 위해 정류용 다이오드를 대신하여 도통 저항이 작은 MOSFET을 사용함으로써 전력손실을 줄일 수 있으며 이를 동기정류기(SR : Synchronous Rectifier)라 한다. 제안된 동기 정류기는 MOSFET의 드레인 소스간의 전압 강하를 이용하여 동작하는 VDSR(Voltage Driven Synchronous Rectifier)이며 효율 향상을 목적으로 한다. 본 논문에서 제안한 단일단 단일스위치 동기정류기형 플라이백 컨버터는 출력 전력 85W (12V/7.1A)에 적용되었으며 실험결과를 통해 확인할 수 있다.

#### ABSTRACT

A single-stage single-switch flyback converter with synchronous rectifier is proposed. The proposed single-stage single-switch technique meets the IEC 61000-3-2 harmonic requirements. The proposed SR is the voltage driven synchronous rectifier (VDSR) which operates depending on the voltage drop across the drain and source of the MOSFET. Experimental results for the 85W (12V/7.1A) proposed converter are shown.

**Key Words :** Single-stage single-switch, Voltage driven synchronous rectifier

#### 1. 서 론

최근 전기, 전자, 통신기기의 소형화가 진전되면서 대부분의 전력 공급 장치가 스위칭 방식의 전원 (Switch Mode Power Supply: SMPS)으로 바뀌고 있다. SMPS는 대부분 입력부분에 full-bridge 정류기와 큰 필터 콘덴서가 있는 콘덴서 입력형 정류 방식을 이

용한다. 이는 입력 전압의 왜곡을 발생시키거나 전도성 전자파 장애를 일으키며 전력 계통에 심각한 영향을 미칠 수 있다.

이에 대한 대책으로서 IEC등 국제기구에서는 IEC 61000-3-2등과 같은 규격을 제정하여 고조파 전류를 규제하고 있다. 이러한 문제를 해결하기 위한 역률개선 방식은 크게 2단 역률개선 방식과 단일단 역률개선 방식으로 나눌 수 있다. 2단 역률 개선 방식은 역률개선을 위한 역률개선단과 출력전압 조정을 위한 dc-dc 컨버터 단으로 구성되는데 역률개선단과 dc-dc 컨버터 단은 서로 독립된 제어기와 스위치가 필요하다. 2단 방식은 고 역률, 낮은 고조파 왜곡, 충분한 에너지 축적시간, 역률개선단과 dc-dc 컨버터 단을 각각 설계함

<sup>†</sup>교신저자 : 정희원, 전력연구원 연구원

E-mail : toeic74@kepri.re.kr

\*정희원, 전력연구원 책임연구원

\*\*정희원, 전력연구원 선임연구원

\*\*\*정희원, 포항공대 전기전자공학과 교수

접수일자 : 2006. 4. 5      1차 심사 : 2006. 5. 3

2차 심사 : 2006. 5. 29      심사완료 : 2006. 6. 14

으로써 dc-dc 컨버터단의 최적 설계가 가능하다는 장점은 가지고 있지만 부가적인 제어기와 스위치가 필요하기 때문에 회로가 복잡해지고 제작비용이 많이 들고 2단 전력 변환으로 인한 에너지 변환 효율이 떨어진다. 이러한 단점은 비교적 용량이 작은 경우 전원의 생산단가가 회로방식과 직접적인 관계가 있으므로 저전력용 기기에의 적용에 많은 부담을 준다. 이에 비해 단일단 역률개선 방식은 일반적으로 역률개선단과 dc-dc 컨버터단의 스위치와 제어기를 공용해서 제어기와 스위치를 줄이는 방식이다. 역률개선을 위한 여러 방식 중 단일단 역률개선 방식은 200W 미만의 저전력용 전원 장치로 가격 면에서 가장 유리하다.

최근 전기, 전자, 통신기기의 데이터 처리속도가 증가하면서 출력전력은 크고 출력전압은 작은 SMPS의 필요성이 커지고 있다. 하지만 출력전력은 크고 출력전압이 작은 flyback 컨버터의 경우 2차 측 정류용 다이오드로 사용되는 쇼트키 다이오드의 전압 강하에 의한 전력손실이 크다. 이러한 전력손실을 줄이기 위해 정류용 다이오드를 대신하여 도통 저항이 작은 MOSFET을 사용함으로써 전력손실을 줄일 수 있으며 이를 동기정류기라 한다. 본 논문에서 제안하는 VDSR (Voltage-Driven Synchronous Rectifier)은 MOSFET의 전압 강하에 따른 극성을 이용하므로 CT를 사용하지 않는 간단한 구조로 효율향상을 기대할 수 있다.

## 2. 단일단 단일스위치 Flyback 컨버터





그림 1 단일단 단일스위치 플라이백 컨버터


Fig. 1 Single-Stage Single-Switch Flyback Converter

그림 1은 단일단 단일스위치 flyback 컨버터이다. 스위치 도통 시 및 차단시의 자기 에너지 부궤환을 위한 보조권선은 템을 통하여 트랜스의 1차 측 권선의 일부분으로 모두 포함되었다. 부스트 인덕터  $L_b$ 는  $D_{b3}$ 를 통하여 1차 측 권선의 템에 연결되어 있다. 이 때 1차 측 권선  $N_p$  ( $N_p = N_1 + N_p$ )는 템에 의해서  $N_1$ 과  $N_2$


로 분리된다. 즉,  $N_1$ 부스트 인덕터  $L_b$ 는 DCM으로 동작하고 주 트랜스  $T_1$ 의 자화 인덕턴스  $L_m$ 은 CCM으로 동작한다. 이 회로의 입력 단에 있는 정류 다이오드들 중  $D_1$ 과  $D_3$ 는 dc-link 콘덴서 전압  $V_d$ 가 입력 전압  $|v_i|$  보다 작을 경우에만 도통이 된다. 이러한 경우는 입력전압이 첨두치 근처일 때 발생하며, 이 때의 입력전류는 첨두치 근처에서 펄스형의 형태를 띤다. 하지만 대부분의 영역에서  $D_1$ 과  $D_3$ 는 소거되고,  $D_{b1}$ 과  $D_{b2}$ 가 각 모드에 따라서 동작하게 된다.



(a) Mode I



(b) Mode II



(c) Mode III

그림 2 단일단 단일스위치 Flyback 컨버터의 Mode  
 Fig. 2 The Mode of Single-Stage Single-Switch Flyback Converter

따라서 dc-link 콘덴서 전압  $V_d$ 가 입력전압  $|v_i|$  보다 크다고 가정한다. 하나의 스위칭 주기 동안에 회로의 동작에 있어서는 3개의 동작모드로 구분되며 정상 상태에서의 회로 동작은 그림 2와 같다.

그리고 각 모드에서의 전압, 전류 파형은 그림 3, 그림 4와 같다.  $|v_i|$ 는 스위칭 주기에서 볼 때 거의 일정하고  $C_d$ 가 큰 값을 가지므로  $V_d$ 의 ripple 성분은 무시 가능하다. Mode I 직전의 부스트 인덕터에 흐르는 전류와 자화 인덕턴스에 흐르는 전류는 각각 0과  $I_{Lm, min}$ 이다. 각 mode에서의 해석은 다음과 같다.

**Mode I** [ $t_0 < t < t_1$ ] :  $t_0$ 에서 스위치  $S_1$ 이 도통되면 자화 인덕턴스  $L_m$ 에 인가되는 전압  $v_1$ 은  $V_d$ 이며,  $L_m$ 에 흐르는 전류는  $V_d/L_m$ 의 기울기를 가진다. 그림 3의 이론 파형과 같이  $|v_i| < (N_1/N_p)V_d$  이면  $D_{b3}$ 에 역 바이어스가 인가되므로  $L_b$ 를 통해서 전류가 흐르지 않는다. 한편,  $|v_i| > (N_1/N_p)V_d$ 면 부스트 인덕터 양단에  $|v_i| - (N_1/N_p)V_d$ 의 전압이 인가된다. KCL을 적용해서 트랜스 1차 측 권선과 2차 측 권선에 흐르는 전류를 구해보면 아래와 같다.

$$i_{Lb} + i_2 = i_1 \quad (1)$$

$$i_1 = \frac{N_2}{N_p} i_{Lb} \quad (2)$$

$$i_2 = -\frac{N_1}{N_p} i_{Lb} \quad (3)$$

스위치와 dc-link 콘덴서에 흐르는 전류는

$$i_{sw} = i_{Lm} + i_1 = i_{Lm} + \frac{N_2}{N_p} i_{Lb} \quad (4)$$

$$i_p = i_{Lm} + i_2 = i_{Lm} - \frac{N_1}{N_p} i_{Lb} \quad (5)$$

이며  $N_s$ 에 흐르는 전류는 0이다.




그림 3 단일단 단일스위치 Flyback 컨버터의 이론파형 1  
Fig. 3 The theoretical waveform 1st of Single-Stage Single-Switch Flyback Converter




그림 4 단일단 단일스위치 Flyback 컨버터의 이론파형 2  
Fig. 4 The theoretical waveform 2nd of Single-Stage Single-Switch Flyback Converter

**Mode II** [ $t_1 < t < t_2$ ] :  $t_1$  되었을 때 스위치  $S_1$ 은 차단되고 2차 측 정류용 다이오드는 도통되어 스위치 양단 전압은  $V_d + nV_o$ 가 된다. 부스트 인덕터 양단에 인가되는 전압은

$$v_{Lb} = |v_i| - (V_d + \frac{N_2}{N_s} V_o) \quad (6)$$

이다. 자화 인덕턴스  $L_m$ 에 인가되는 전압  $v_1$ 은  $-nV_o$ 이며, 따라서 자화 인덕턴스  $L_m$ 에 흐르는 전류는  $-nV_o/L_m$ 의 기울기를 가진다. 한편  $N_s$ 에 흐르는

전류  $i_s$ 는 자화 전류와 부스트 인덕터 전류가 반영되어

$$i_s = \frac{N_p}{N_s} i_{Lm} + \frac{N_2}{N_s} i_{Lb} \quad (7)$$

가 되며, mode II동안 출력으로 공급되는 에너지는 mode I에서 자화 인덕턴스에 저장된 에너지와 입력 라인 전원을 통해서 공급되는 것을 알 수 있다.

**Mode III** [ $t_2 < t < t_3$ ] :  $t_2$ 가 되었을 때 부스트 인덕터에는 전류가 흐르지 않는다. 2차 측 정류용 다이오드가 도통되어 있는 상태이므로 스위치 양단에  $V_d + nV_o$ 의 전압이 인가되어 다이오드  $D_{bs}$ 는 소거된다. 자화 인덕턴스  $L_m$ 에 인가되는 전압  $v_1$ 은  $-nV_o$ 이며 자화 인덕턴스  $L_m$ 에 흐르는 전류는  $-nV_o/L_m$ 의 기울기를 가진다.  $N_s$ 에 흐르는 전류  $i_s$ 는 자화 전류만 반영되므로

$$i_s = ni_{Lm} \quad (8)$$

이며, mode III동안 출력으로 공급되는 에너지는 mode I 동안 자화 인덕턴스에 저장되었던 에너지가 공급된다. 스위치에 흐르는 전류는 0이며 트랜스 1차 측 권선과 2차 측 권선에 흐르는 전류는

$$i_1 = i_2 = -i_{Lm} \quad (9)$$

이며, dc-link 컨덴서에 흐르는 전류는 0이다. Mode I에서 부스트 인덕터  $L_b$ 에 흐르는 전류의 최대치는

$$i_{Lb, max} = \frac{|v_i| - \frac{N_1}{N_p} V_d}{L_b} DT \quad (10)$$

이다. Volt-Second-Balance-Law를 적용하면, mode II의 구간  $\Delta T$ 는

$$\Delta T = \frac{\left( |v_i| - \frac{N_1}{N_p} V_d \right)}{\left( V_d + \frac{N_2}{N_s} V_o \right) - |v_i|} DT \quad (11)$$

이 된다.

### 3. Voltage-Driven Synchronous Rectifier






그림 5 Voltage-Driven 동기정류기형 플라이백 컨버터  
Fig. 5 Voltage-Driven Synchronous Rectifier

그림 5는 VDSR flyback 컨버터이다. 회로에서 사용된 각 소자의 역할은 다음과 같다.  $R_1$ 은  $Q_1$ 의 베이스를 충전 시키고  $R_2$ 는  $Q_2$ 의 컬렉터와 push-pull의 베이스를 충전 시킨다.  $D_{rect}$ 는 동기정류기의 극성을 판별하고 극성에 따라  $Q_1$ 은 MOSFET을 제어한다.  $Q_1$ 이 소거되면  $Q_2$ 는 pull-up의 기능을 하고  $Q_1$ 이 도통하면  $Q_3$ 는 pull-down의 기능을 한다. Push-pull을 사용하면 동기정류기의 과도 상태에서의 성능이 향상된다. 그림 8에서 CCM의 경우는 mode I, II의 두 개의 모드로 구분되고, DCM의 경우는 mode I, II, III의 세 개의 모드로 구분되며 각 mode에서의 해석은 다음과 같다.


**Mode I** [ $t_0 < t < t_1$ ] :  $t_0$ 에서 스위치  $S_1$ 이 도통되며  $v_1$ ,  $v_2$  그리고  $v_{sr}$ 은



(a) Mode I



(b) Mode II



(c) Mode III

그림 6 VDSR의 모드

Fig. 6 The Mode of Voltage-Driven Synchronous Rectifier

$$v_1 = V_d = L_m \frac{di_{Lm}}{dt} \quad (12)$$

$$v_2 = v_1 \left( \frac{N_2}{N_1} \right) = V_d \left( \frac{N_2}{N_1} \right) \quad (13)$$

$$v_{sr} = -V_o - V_d \left( \frac{N_2}{N_1} \right) < 0 \quad (14)$$

이다. 따라서  $D_{dect}$ 는 소거되고  $Q_1$ 의 베이스로  $R_1$ 을 통해 전류가 흐르므로  $Q_1$ 은 도통하며  $Q_3$ 에 의해 pull-down되어 MOSFET의 게이트 threshold 전압보다 작아서 MOSFET이 소거된다.

**Mode II** [ $t_1 < t < t_2$ ] :  $t_1$ 에서 스위치  $S_1$ 은 차단되고  $v_1$ ,  $v_2$  그리고  $v_{sr}$ 은

$$v_2 = -V_o - V_{sr} \quad (15)$$

$$v_1 = -(V_o + V_{sr}) \left( \frac{N_1}{N_2} \right) = L_m \frac{di_{Lm}}{dt} \quad (16)$$

$$v_{sr} > 0 \quad (17)$$




그림 7 VDSR Flyback 컨버터의 CCM 이론파형

Fig. 7 The theoretical CCM waveform of Voltage-Driven Synchronous Rectifier Flyback Converter

이므로  $D_{dect}$ 는 도통되고  $R_1$ 을 통해 흐르는 전류가  $D_{dect}$ 를 통해 흘러  $Q_1$ 은 소거된다.  $Q_2$ 에 의해 pull-up 되어 MOSFET이 도통한다.




그림 8 VDSR Flyback 컨버터의 DCM 이론파형  
Fig. 8 The theoretical DCM waveform of Voltage-Driven Synchronous Rectifier Flyback Converter




그림 9 Mode III 등가회로  
Fig. 9 The equivalent circuit of Mode III

**Mode III** [ $t_2 < t < t_3$ ] : 그림 9는 DCM에서 스위치가 소거 시 등가회로를 나타낸다. 초기조건으로는

$$I_{Lm}(0) = 0 \quad (18)$$

$$V_{sw}(0) = V_d + \left( \frac{N_1}{N_2} \right) V_o \quad (19)$$

이고, KVL에 의해

$$v_1 + v_{sw} = V_d \quad (20)$$

이다. 그림 9의 전압, 전류 방정식의 결과식은

$$i_{Lm}(t) = I_{Lm}(0) \cos \omega_0 t + \frac{V_d - V_{sw}(0)}{Z_0} \sin \omega_0 t \quad (21)$$

$$v_{sw}(t) = V_d + (V_{sw}(0) - V_d) \cos \omega_0 t + Z_0 I_{Lm}(0) \sin \omega_0 t \quad (22)$$

이다. 또한  $\omega_0 = 1/\sqrt{L_m C_{sr}}$ ,  $Z_0 = \sqrt{L_m/C_{sr}}$  °며, 앞에서 구한 초기조건을 이용하면

$$i_{Lm}(t) = \frac{N_1}{N_2} \frac{V_o}{Z_0} \sin \omega_0 t \quad (23)$$

$$v_{sw}(t) = V_d + \frac{N_1}{N_2} V_o \cos \omega_0 t \quad (24)$$

이 된다. 트랜스 1차 측, 2차 측 양단에 인가되는 전압은

$$v_1(t) = V_d - v_{sw}(t) = -\frac{N_1}{N_2} V_o \cos \omega_0 t \quad (25)$$

$$v_2(t) = -V_o \cos \omega_0 t \quad (26)$$

이므로, 동기정류기 양단에 인가되는 전압은

$$v_{sr}(t) = -v_2(t) - V_o = V_o \cos \omega_0 t - V_o \quad (27)$$

이다. 따라서  $D_{dect}$ 는 소거되고  $Q_1$ 의 베이스로  $R_1$ 을 통해 전류가 흐르므로  $Q_1$ 은 도통하며  $Q_3$ 에 의해 pull-down되어 MOSFET의 게이트 threshold 전압보다 작아서 MOSFET이 소거된다.

#### 4. 실험 결과

출력 전력 85W (12V/7.1A)의 제안된 단일단 단일스위치 동기정류기형 flyback 컨버터의 실험에 사용된 각종 파라미터들이다.

$$\text{트랜스} : N_1 : N_2 : N_s = 18 : 18 : 6$$

$$\text{자화 인덕턴스} : L_m = 840\mu H$$

$$\text{부스트 인덕턴스} : L_b = 0.27mH$$

주 스위치 : SPW11N60C2 [spec: 600V, 11A,  $0.38\Omega$ ]

SR MOSFET : IRFB4710 [spec: 100V, 75A,  $0.014\Omega$ ]

ショ트키 다이오드 : SPTS20100 [spec: 100V, 20A]

스위칭 주파수 :  $60kHz$

PWM 칩: FA5508(Current Mode PWM Controller)




그림 10 쇼트키 다이오드와 동기정류기의 효율비교

Fig. 10 Efficiency of schottky diode and VDSR






그림 11 입력전압에 따른 역률 비교

Fig. 11 Power factor with/without Single-Stage Single-Switch



(a) 단일단 단일스위치를 사용하지 않은 경우

(a) Without Single-Stage Single-Switch



(b) 단일단 단일스위치를 사용한 경우

(b) With Single-Stage Single-Switch

그림 12 IEC 1000-3-2 Harmonic 기준과 고조파 비교

Fig. 12 The comparison between IEC 61000-3-2 and Harmonic








그림 13 입력전압에 따른 DC Link 전압

Fig. 13 DC Link Voltage at Universal Input Voltage

(a)  $N_1$ 이 영인 경우(a)  $N_1$  is zero(b)  $N_1$ 이 영이 아닌 경우(b)  $N_1$  is not zero그림 14 실험 파형 ( $i_{Lb}$ ,  $i_s$ ,  $v_s$ ) 1Fig. 14 Experimental waveform 1st of  $i_{Lb}$ ,  $i_s$  and  $v_s$ (a) 연속 도통 모드 ( $P_o=85W$ ,  $i_s : 20[A/div]$ )


(a) Continuous Conduction Mode

(b) 비연속 도통 모드 ( $P_o=12W$ ,  $i_s : 10[A/div]$ )

(b) Discontinuous Conduction Mode

그림 16 실험 파형 ( $v_{gs}$ ,  $i_s$ ,  $v_{sw}$ ) 2Fig. 16 Experimental waveform 3rd of  $v_{gs}$ ,  $i_s$  and  $v_{sw}$ (a) 연속 도통 모드 ( $P_o=85W$ ,  $i_{Lb}$ ,  $i_p : 2[A/div]$ )

(a) Continuous Conduction Mode

(b) 비연속 도통 모드 ( $P_o=12W$ ,  $i_{Lb}$ ,  $i_p : 1[A/div]$ )

(b) Discontinuous Conduction Mode

그림 15 실험 파형 ( $i_{Lb}$ ,  $i_p$ ,  $v_{sw}$ ) 2Fig. 15 Experimental waveform 2nd of  $i_{Lb}$ ,  $i_p$  and  $v_{sw}$ 

그림 10의 입력전압에 따른 효율 비교에선 90~265  $V_{rms}$  universal input 전 영역에 대해 출력 전력 85W의 조건에서 쇼트키 다이오드에서 동기정류기로 대체를 할 경우 효율이 1~2%상승하여 90.7%이상의 효율을 가진다. 최대 무부하 손실은 0.8W이다. 동기정류기와 효율비교를 위하여 쇼트키 다이오드 SPTS20100 [spec: 100V, 20A]를 사용하였다.

그림 11의 입력전압에 따른 역률 비교에서는 제안된 단일단 단일스위치에 의해 입력전압 90~265  $V_{rms}$ 에서 역률이 10~37%상승하였다. 그림 12는 IEC 61000-3-2 Harmonic 기준과 고조파의 비교를 나타내는 도표이다. 제안된 역률개선 회로를 사용하지 않은 flyback 컨버터의 경우 IEC기준에 위배된다. 하지만 제안된 단일단 단일스위치는 IEC기준을 만족함을 알 수 있다. 그림 13은 입력전압에 따른 DC Link 전압 실험 결과이다. 정격부하와 무부하에서의 DC Link 전압의 차이가 크지 않음을 확인할 수 있다. 그림 14는 실험 조건  $v_i=250 V_{rms}$ ,  $P_o=85W$ 에서의 실험파형이며

오실로스코프의 세팅은  $i_{L_b}$ : 2[A/div],  $i_s$ : 2[A/div],  $V_s$ : 500[V/div], Time: 4[msec/div]이다. 그림 14 (a)의  $i_s$ 의 도통구간이 그림 14 (b)의 경우보다 넓은 것을 확인 할 수 있다. 그림 15는 실험 조건  $v_i=90V_{rms}$ 에서의 실험파형이다. RCD 스너버 회로[R: 82k $\Omega$ , C: 마일리 683, D: FR105]를 사용하여 주 스위치의 스파티크 전압을 저감하였다. 부스트 인덕터에 흐르는 전류  $i_{L_b}$ 는 DCM으로 동작한다. 그림 15 (a)의 오실로스코프 세팅은  $i_p$ : 2[A/div],  $i_{L_b}$ : 2[A/div],  $V_{sw}$ : 250[V/div], Time: 4[ $\mu$ sec/div]이며, 그림 15(b)의 오실로스코프 세팅은  $i_p$ : 1[A/div],  $i_{L_b}$ : 1[A/div],  $V_{sw}$ : 250[V/div], Time: 4[ $\mu$ sec/div]이다. 그림 16은 실험 조건  $v_i=90V_{rms}$ ,  $v_{gs}$  : 10[V/div],  $v_{sw}=250[V/div]$ , Time : 4[ $\mu$ sec/div]에서의 실험파형이다.  $i_s$ 가 흐르는 동안 동기정류기가 도통 됨을 확인할 수 있다. 그림 4의 이론 파형과 같이  $i_s$ 의 기울기가 중간에 변하는 것을 확인 할 수 있다. 기울기가 변하는 시점이 부스트 인덕터 전류가 영이 되는 시점이다. 실험을 통해  $R_2$ 의 값을 키우면 동기 정류기의 게이트 파형은 Flat 하지 만, Push-Pull( $Q_2, Q_3$ )의 베이스 구동 전류가 작아 적절하게 동작을 하지 않았으며, 특히 SR의 게이트 신호가 On/Off 될 때 특성이 좋지 않고 효율이 떨어지게 된다. Push-Pull( $Q_2, Q_3$ )의 추가로 인해 게이트가 On/Off 되는 과도상태에서의 성능이 개선이 되었고 Reverse Recovery 전류도 많이 줄어든다. VDSR의 성능은 다이오드  $D_{dect}$ 의 동작이 매우 중요한데 정격부하 (85W)의 조건에서는 플라이백 컨버터의 2차 측 전류가 충분히 커서 MOS의 drain-source 사이의 전압 강하가 큰데 반해, DCM 모드에서 성능 확인을 위해 실험한 12W의 조건에서는 MOS의 drain-source 사이의 전압 강하가 작다. 정격부하에서의 성능을 최적화하기 위해 설계를 하여 CCM 모드에 비해 DCM 모드에서의 게이트 파형이 좋지 않다.

## 5. 결 론

입력전압 90~265  $V_{rms}$ 에 해당하는 광범위 입력전압 (universal input voltage) 전 영역에서, 출력 전력 85W (12V/7.1A)인 flyback 컨버터의 효율이 90%이상과 IEC 61000-3-2를 만족하는 것을 이번 논문의 목표

로 삼았다. 입력전압 90~265  $V_{rms}$ 에서 최소 효율 90.7% 이상으로 고 효율을 실현하였다. 특히 입력전압이 90  $V_{rms}$  일 때 효율이 2% 상승하였다. 최대 무부하 손실은 0.8W이다. 제안된 단일단 단일스위치에 의해 그림 11의 입력전압에 따른 역률 비교에서 알 수 있듯이 역률이 10~37% 상승하였다. 그림 12는 IEC 61000-3-2 Harmonic 기준과 15차 고조파까지의 비교를 나타내는 도표이다. 제안된 단일단 단일스위치의 경우 IEC 61000-3-2를 만족한다.

이와 같이 출력 전력 85W (12V/7.1A)인 단일단 단일스위치 동기정류기형 플라이백 컨버터는 universal 입력전압에 대해 90.7%이상의 효율과 76% 이상의 역률을 가지며 IEC 61000-3-2의 기준을 만족한다.

## 참 고 문 헌

- [1] Daniel W. Hart, "Introduktion to Power Electronics", Prentice Hall, 1997.
- [2] Keith Billings, "Switchmode Power Supply Handbook", Mc Graw Hill, 1999.
- [3] Ned Mohan, "Power Electronics", Wiley, 1995.
- [4] Laszlo Huber, and Milan M. Jovanovic, "Single-Stage Single-Switch Input-Current-Shaping Technique with Reduced Switching Loss", in IEEE PESC., 2000, pp. 681-697.
- [5] Jinrong Qian, and F. C. Lee, "A High-Efficiency Single-Stage Single-Switch High-Power-Factor AC/DC Converter with Universal Input", in IEEE PESC., 1998, pp. 699-705.
- [6] Honglin Pan and Yung C. Liang, "Design of Smart Power Synchronous Rectifier", IEEE Power Electronics, 1999, pp. 308-315.
- [7] K. W. Seok and B. H. Kwon, "A Novel Single-Stage Half-Bridge AC-DC Converter with High Power Factor", IEEE Industrial Electronics, 2001, pp. 1219-1225.
- [8] 연재율, 정진범, 김희준, "단일단 부스트 입력방식의 공진형 AC/DC 컨버터", 전력전자학회 논문지, pp65~72, 2004.
- [9] 김태우, 김학성, "개선된 전파형 ZVT PWM DC-DC 컨버터", 전력전자학회 논문지, pp10~16, 2004.
- [10] 이준형, 문건우, 김현수, "부스트 플라이백 결합형 ZCS Quasi Resonant 역률개선 컨버터" 전력전자학회논문지, 제4권 1호, pp. 91~98, 1999.

## 저 자 소 개



**김봉석(金俸奭)**

1974년 4월 3일생. 2001년 광운대 전기공학과 졸업. 2003년 포항공대 대학원 전기컴퓨터공학과 졸업(석사). 2003년 1월~12월 LG전자 DA연구소 연구원. 2004년 1월~현재 전력연구원 연구원.



**임익헌(林翼憲)**

1958년 7월 25일생. 1980년 건국대 전기공학과 졸업. 1986년 흥익대 전기공학과 졸업(석사). 2002년 동 대학원 전기공학과 졸업(공박). 1979년~1988년 한국전력. 1988년~현재 전력연구원 책임연구원.



**이주현(李柱鉉)**

1964년 2월 1일생. 1990년 울산대 전기공학과 졸업. 2000년 흥익대 전기공학과 졸업(석사). 1982년~1993년 한국전력. 1993년~현재 전력연구원 선임연구원.



**류호선(柳皓善)**

1970년 7월 21일생. 1993년 충남대 전기공학과 졸업. 1995년 동 대학원 전기공학과 졸업(석사). 1995년~현재 전력연구원 선임연구원.



**권봉환(權鳳煥)**

1958년 3월 15일생. 1982년 경북대 전자공학과 졸업. 1984년 한국과학기술원 전기공학과 졸업(석사). 1987년 동 대학원 전기공학과 졸업(공박). 1987년~현재 포항공대 전기전자공학과 교수.