• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1998년도 춘계종합학술대회
• /
• pp.252-257
• /
• 1998

본 논문은 입력 버퍼링 구조를 갖는 패킷 스위치에서 입력 확장 스위치 패브릭 구조를 통한 성능 개선에 관한 연구이다. 스위치 패브릭의 처리 능력 개선을 위한 다양한 구조에 대한 성능 및 설계 파라메터를 분석하고, 목적지별로 구분되는 입력 확장스위치 패브릭 구조를 제안하고 버스트 트래픽 환경에서 제안된 스위치의 성능을 분석한다.

• 전자통신동향분석
• /
• 제23권2호통권110호
• /
• pp.130-141
• /
• 2008

본 OTH 스위치패브릭 구성방안은 OTN 망에서 다양한 클라이언트 신호를 수용하기 위한 요구사항을 기반으로 소용량에서부터 320G급 이상의 대용량까지 차세대 전송망에서 다양한 기능과 경쟁력을 갖추기 위한 OTH 스위치패브릭 구성방안을 고찰하였다. OTH 망에서 리던던시 구조 및 입출력 포트 요구조건의 설정에 따라 망 구성 및 시스템 설계를 할 수 있도록 스위치패브릭을 구성하는 방안을 제시하였다. 본 고에서는 최근 시스템 플랫폼의 세계 추세로 적용되고 있는 Advanced TCA 기반으로 백플레인 구성방법에 따라 가능한 구조를 고찰하였으며, Advanced TCA 플랫폼 및 이와 경쟁 가능한 동등 이상의 플랫폼 기반에서 적용 가능하다.

• 인터넷정보학회논문지
• /
• 제5권3호
• /
• pp.45-56
• /
• 2004

본 논문에서는 네트워크가 많은 endpoint를 가질지라도 낮은 비트율의 데이터를 효율적으로 전송할 수 있는 AAL 유형 2 스위치를 포함하는 ATM스위치 구조를 제안한다. 컴퓨터 프로그램으로 모델링한 ATM스위치는 AAL 유형 1, AAL 유형 2, AAL 유형 3/4 및 AAL 유형 5 셀로 이루어진 모든 유형의 AAL 셀에 대해 셀 스위칭을 지원하고 있다. 우리는 2가지 방식의 스위치를 제안하고 있는데, 하나는 개별적인 입력 포트마다 AAL 유형 2 셀 처리를 지원하는 스위치 패브릭이고, 다른 하나는 모든 입력 포트에 대한 전체적인 AAL 셀 처리를 지원하는 스위치 패브릭이다. 시뮬레이션 결과는 후자의 방식이 전자의 방식보다 우수한 것으로 나타났다. 그러나, 전자의 방식이 구현이 용이하고, 확장성에 대한 장점을 가지고 있다. 따라서 본 논문에서는 전자의 방식을 채용한 AAL 유형 2 스위치 모듈을 VHDL 언어를 사용하여 설계하였으며, 이를 FPGA로 구현하였다. 설계된 칩은 52MHz에서 동작하였다. 본 논문의 ATM 스위치 패브릭은 범용의 ATM 스위치 패브릭으로서 뿐만 아니라 ATM 네트워크상으로 모바일 통신, 협대역 서비스 및 무선 ATM등에 폭넓게 응용될 것으로 사료된다.

• 한국통신학회논문지
• /
• 제28권3B호
• /
• pp.209-216
• /
• 2003

본 논문에서는 네트워크가 많은 endpoint를 가질지라도 낮은 비트율의 데이터를 효율적으로 전송할 수 있는 AAL 유형 2 스위치를 포함하는 ATM 스위치 구조를 제안한다. 컴퓨터 프로그램으로 모델링한 ATM 스위치는 AAL 유형 1, AAL 유형 2, AAL 유형 3/4 및 AAL 유형 5 셀로 이루어진 모든 유형의 AAL 셀에 대해 셀 스위칭을 지원하고 있다. 우리는 2가지 방식의 스위치를 제안하고 있는데, 하나는 개별적인 입력 포트마다 AAL 유형 2 셀 처리를 지원하는 스위치 패브릭이고, 다른 하나는 모든 입력 포트에 대한 전체적인 AAL2 셀 처리를 지원하는 스위치 패브릭이다. 시뮬레이션 결과는 후자의 방식이 전자의 방식보다 우수한 것으로 나타났다. 그러나, 전자의 방식이 구현에 용이하고, 확장성에 대한 장점을 가지고 있다. 본 논문의 ATM 스위치 패브릭은 범용의 ATM 스위치 패브릭으로서 뿐만 아니라 ATM 네트워크상으로 모바일 통신, 협대역 서비스 및 무선 ATM등에 폭넓게 응용될 것으로 사료된다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권3호
• /
• pp.311-315
• /
• 2008

최근 인터넷 망에서 고속 스위칭을 위하여 입출력 인터페이스 간 패킷 전송에 있어서 스위칭 패브릭이 적용되고 있다. 기존의 구조들은 가변 길이 IP 패킷의 처리에 ATM 스위칭 패브릭을 그대로 적용하기 위해 패킷을 일정 크기로 분할 및 재조립하거나 크로스포인트에 버퍼를 두는 방식을 고려하고 있어 시스템에 부하를 가져온다. 본 논문에서는 데이타 메모리 평면과 스위칭 평면을 분리하여 패킷 데이타는 독립된 메모리 구조에 저장하고 동시에 메모리 주소 포인터 부분만 스위칭 패브릭을 통과하도록 하는 새로운 스위치 구조를 제안한다. 스위칭 패브릭은 주소 포인터와 기본적인 정보를 포함하는 아주 작은 미니 패킷이 통과하게 되는데 이것은 가변길이 패킷들이 경쟁하는 스위칭 패브릭과 비교할 때 탁월한 스위칭 속도를 가진다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.46-55
• /
• 2014

고속 전송로를 위한 PCB(Printed Circuit Board) 설계기술은 꾸준히 발전되고 있으며, 통신 시스템의 대용량화에 맞추어 백플레인(Backplane)에 사용되는 스위치 패브릭 인터페이스(Switch Fabric Interface) 또한 10Gbps 이상의 직렬 인터페이스(Serial Interface)를 사용하도록 표준화가 진행되고 있다. 본 논문에서는 테라급 시스템에서 스위치 패브릭 인터페이스로 11.5Gbps의 직렬링크를 사용하기 위하여, PCB 재질 따른 전송로의 전송거리 별 성능을 비교하고, 비아 스터브(Via Stub)의 길이에 의한 영향 및 누화현상(Crosstalk)에 의한 영향을 시뮬레이션을 수행하여 분석하였다. 시뮬레이션의 결과로 백플레인 보드에 저유전 재질 PCB를 사용함으로써, 전송손실에서 8dB의 개선효과를 얻어 표준에서 정한 -25dB 기준을 만족하는 것을 확인하였다. 또한 비아 스터브 길이에 의한 반사손실의 영향을 분석하여 백드릴(Back-drill)여부를 결정하였으며, 전송신호 간 상호간섭을 최소화하는 이격거리를 검증하였다. 이러한 시뮬레이션의 결과로부터 모든 스위치 패브릭 링크에 11.5Gbps의 직렬 링크를 적용할 수 있도록 가장 효율적인 시스템구조를 확정하였다.

• 인터넷정보학회논문지
• /
• 제8권5호
• /
• pp.161-170
• /
• 2007

본 논문은 데이터 메모리 평면과 스위칭 평면을 분리하여 패킷 데이터의 저장과 메모리 주소 포인터의 스위칭이 병렬적으로 처리 가능하며 IP 패킷의 가변 길이 스위칭이 가능한 새로운 스위치 구조를 제안한다. 제안한 구조는 기존 VOQ방식의 복잡한 중재 알고리즘이 필요 없으며 출력 큐 방식의 스위치에서만 적용되고 있는 QoS를 입력 큐에서 고려한다. 성능분석 결과 제안한 구조는 기존의 공유 메모리 기반의 구조들에 비해 상대적으로 낮은 평균 지연 시간을 가지며 스위치의 크기가 증가하더라도 일정한 지연 시간을 보장함을 확인하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (3)
• /
• pp.127-129
• /
• 2002

NP Forum에서는 다양한 밴더의 네트워크 프로세서와 스위치 패브릭간에 물리적 인터페이스를 제공하기 위해 CSIX-L1(Common Switch Interface-Level 1 )인터페이스를 표준화하였다. IBM 네트워크 프로세서는 MPLS 및 VPN, VLAN, Security, Ipv6와 같은 다양한 어플리케이션과 TBI. SMII CMII. POS bus등 다양한 가입자 인터페이스를 지원하며, L2 기 반에서 2.5Gbps 이상의 패킷 처리를 수행하기 때문에 많은 시스템에 사용된다. 그러나 IBM네트워크 프로세서는 스위치 인터페이스로 DASL인터페이스를 사용한다. 따라서 DASL인 터페이스와 CSIX-L1 인터페이스를 정합하기 위해서는 IBM UDASL칩을 이용해 DASL인 터페이스를 UTOPIA-L3인터페이스로 변환해야 하며, 이것을 다시 CSIX-L1인터페이스로 변환해야 한다. 따라서 본 논문에서는 UTOPIA-L3인터페이스 패킷과 CSIX-L1인터페이스 프레임을 상호 변환하는 모듈을 설계하였으며, 32비트 데이터 버스와 최대 125MHz로클록을 사용해 최대 4Gbps의 패킷처리를 제공하도록 구현하였다. 또한 스위치 패브릭의 특정 포트에서 과잉 트래픽 전달로 인해 발생할 수 있는 블로킹을 방지하기 위해 네트워크 프로세서에게 3개의 Priority／최대 64개 포트수의 VOQ(Virtual Output Queue)를 제공하는 기법에 대해서 기술한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.373-376
• /
• 2003

본 논문은 고성능 공통 입력버퍼를 가지는 패킷 스위치 패브릭을 위한 새로운 3차원 라운드로빈 스케줄러에 관한 연구이다. 본 논문에서 제안된 스케줄러는 각 입력 버퍼에서 각 출력 큐를 독립적으로 관리하는 분산형 공통 버퍼를 가지는 스위치 패브릭구조에서 고속으로 동작하는 스케줄러이다. 제안된 스케줄러는 M 개의 각 공통 입력 버퍼가 K개의 입력 및 출력 포트를 가지고 N 개의 가상 출력 큐를 관리하고 $K\geq$M (K$\leq$M)일 때 매 K(M) 사이클 마다 MxK 개의 가상 출력 큐들이 목적 출력포트로 패킷을 전송할 수 있도록 스케줄링한다. 대량 병렬 스케줄링 구조를 이용하여 대용량의 스위칭 포트를 가지는 고성능 스위치 패브릭에의 고속 응용을 지원한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.394-397
• /
• 2003

본 논문은 고성능 입력큐 스위치 패브릭을 위한 입력버퍼 관리기의 설계 및 구현에 관한 연구이다. 본 논문에서 설계된 버퍼관리기는 멀티기가비트 크로스바 스위치의 입력 및 출력 포트에 연결되어 하나의 스위치 패브릭으로 구성된다. 본 버퍼관리기는 입력 및 출력포트의 와이어 속도로 셀 및 패킷의 라우팅을 지원하며 중앙중재기와 정보전송에 있어서 중재요청신호 및 출력허가신호의 파이프 라인 전송지연을 수용하는 구조로 설계되었다. FPGA 칩을 이용하여 구현된 버퍼관리기는 포트당 2.5Gbps의 OC-48c 속도를 지원하며 외부 입력 및 출력 형식으로 CSIX 인터페이스를 지원한다.