• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.260-260
• /
• 2012

최근 IT산업의 급속한 발달로 모바일 제품과 반도체 및 IC 패키지 등의 전자제품의 소형화, 경량화 및 고성능화되어 가고 있다. 따라서 반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 최소 선폭을 갖는 디바이스에서는 구리를 배선 재료로 전환하고, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 반도체 소자 공정 중 시료 표면 위에 형성되는 오염물은 파티클, 유기오염물, 금속 불순물 그리고 자연 산화막으로 나눌 수 있다. 구리 표면에 생성되는 부식생성물의 종류에는 CuO, $Cu_2O$, $Cu(OH)_2$, $CuCO_3{\cdot}Cu(OH)_2$와 같은 생성물들이 있다. 이러한 부식생성물이 구리박막 표면에 형성이 되면 성장된 구리박막의 특성을 저하시키게 된다. 이러한 다양한 오염물들을 제거하기 위해서 여러 가지 전처리 공정에 대한 연구가 보고되고 있다. 본 연구에서, 스퍼터 방식으로 구리를 증착한 웨이퍼 (Cu/Ti/Si) 를 대기 중에 노출시켜 자연 산화막을 성장시키고, 이 산화막과 대기로부터 흡착된 불순물을 제거하기 위해 계면 활성제인 TS-40A와 $NH_4OH$ 수용액을 사용하여 이들 수용액이 구리 표면층에 미치는 영향에 대해 조사 분석하였다. 사용된 TS-40A는 알칼리 탈지제로서 웨이퍼 표면의 유기물을 제거하는 역할을 하며, $NH_4OH$는 구리를 제거하는 부식액으로 산업현장에서 널리 사용되고 있다. 다양한 표면 전처리 조건에 따른 구리박막 표면의 형상 및 미시적 특성변화를 SEM과 AFM을 이용하여 관찰하였고, 표면의 화학구조 및 성분 변화를 관찰하기 위해 XPS를 측정하였으며, 전기적 특성변화를 관찰하기 위해 4-point prove를 사용하여 박막의 면저항을 측정하였다.

• Smart Media Journal
• /
• v.11 no.9
• /
• pp.21-29
• /
• 2022

Ultra Violet(UV) is gradually being replaced with LED instead of general UV lamps. However, the light efficiency of UV LED is still lower than that of the general lamp, and the light efficiency is also low. Due to the current environment and technical problems of UV lamps, the LED replacements are gradually being made. In this study, a new package design and analysis were performed to increase the lifetime and performance of UV LEDs. A new packaging for UV LED were designed and implemented. The new packaging for UV LED was constructed to improve light efficiency. And the electrical and optical characteristics were analyzed respectively. To improve the optical efficiency in UV LED package, the Al has been used based on high reflectivity and applying the optimal lens focusing. Compared to the existing silver Ag, the light efficiency was improved by about 30% or more, and it was confirmed that the light output degradation characteristic was improved by about 10% in the newly applied optical device chip.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.32.1-32.1
• /
• 2010

본 연구에서는 질화물계 발광 다이오드의 광추출효율을 향상시키기 위해서 Bi-layer나노 임프린트 리소그래피와 Lift-off 공정을 이용하여 ITO투명전극 층 상부에 TiO2 나노 패턴을 형성하였다. 발광 다이오드의 투명전극 층 상부에 UV 나노 임프린트 리소그래피를 이용하여 주기적인 폴리머 패턴을 형성한 후 폴리머 패턴 상부에 RF magnetron Sputtering 공법을 이용하여 TiO2를 증착하고 Lift-off 공정을 이용하여 TiO2 나노 패턴을 제작하였다. 그 결과를 주사전사 현미경(SEM)으로 확인한 결과 임프린트 스탬프와 동일한 나노 패턴이 질화물 계 발광다이오드 투명 전극층 표면에 주기적으로 형성되었다. TiO2 나노 패턴 형성을 통한 광추출 효율의 향상 효과를 확인하기 위해 Electroluminescence (EL) 측정한 결과 TiO2 나노 패턴이 형성된 발광다이오드 소자의 EL 강도가 나노 패턴이 없는 발광다이오드와 비교하여 12% 정도 향상 되었음을 보였고, 이는 고 굴절율 나노 패턴이 활성층에서 발생된 빛의 산란 효과를 유도하여 빛의 내부 전반사를 감소시킨 결과로 해석된다. 또한 소자의 전기적 특성평가를 위한 I-V 측정결과, TiO2 나노 패턴이 형성된 발광 다이오드의 전기적 성질이 저하되지 않았음을 확인하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.24 no.3
• /
• pp.47-52
• /
• 2017

This research scrutinizes the data retention characteristics of the MLC NAND Flash Memory instigated by the loss effect of trapped charge when the memory is in the state of program saturation. It is attributed to the threshold voltage saturation phenomenon which engenders an interruption to the linear increase of the voltage in the memory cell. This phenomenon is occasioned by the outflow of the trapped charge from the floating gate to the control gate, which has been programmed by the ISPP (Incremental Step Pulse Programming), via Inter-Poly Dielectric (IPD). This study stipulates the significant degradation of thermal retention characteristics of threshold voltage in the saturation region in contrast to the ones in the linear region. Thus the current study evaluates the data retention characteristics of voltage after the program with a repeated reading test in various measurement conditions. The loss effect of trapped charge is found in the IPD layer located between the floating gate and the control gate especially in the nitride layer of the IPD. After the thermal stress, the trapped charge is de-trapped and displays the impediment of the characteristic of reliability. To increase the threshold saturation voltage in the NAND Flash Memory, the storage ability of the charge in the floating gate must be enhanced with a well-thought-out designing of the module in the IPD layer.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.89-89
• /
• 2018

스마트 폰이나 내비게이션, 태블릿 PC, TV 등 디스플레이 소자가 휴대 가능해지고 고급화되면서 빛 반사로 인한 눈부심, 시인성 저하 등에 대한 문제가 제기되고 있다. 디스플레이의 반사방지를 위해 방현성(anti-glare) 및 반사방지(anti-reflection) 특성의 코팅이나 기능성 필름에 대한 연구 개발이 이루어지고 있다. 특히 반사방지 기능 부여를 위해 나방눈(moth-eye) 구조를 모방하여 표면 나노 구조 형상화에 대한 연구가 활발히 진행되고 있지만, 나노 임프린팅 및 리소그라피 공정을 통한 패턴 공정은 마스크나 몰드를 필요하고 대면적 제작에 어려움이 있다. 본 연구에서는 폭 300 mm급 롤투롤 이온빔 표면처리를 통해 나노 구조 몰드 필름을 제작하였고, 이형용 수지를 이용한 표면 구조 전사를 통해 모스 아이 구조와 같은 나노 구조 패턴이 전사되는 것을 확인하였다. 나노 구조가 전사된 필름에 대한 투과도 관찰 결과, 전체 투과도 91% 이상으로 투과도가 약 3% 향상되고 반사도는 저하되는 결과를 확인하였다. 롤투롤 장비를 이용하여 대면적 필름 제작이 가능한 것을 확인하였고, 나노패턴의 구조 형성 및 반사방지 기능에 대한 신뢰성 검토를 통해서 양산화 가능할 것이라 전망된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.269-269
• /
• 2007

최근 평판디스플레이 산업이 성장함에 따라 품질향상을 위한 연구가 활발히 진행중이며 또한, 부품 소재 개발에 박차를 가하고 있다. 대형 평판디스플레이 중 낮은 전력소모와 광시야각이 우수한 TFT-LCD가 각광받고 있다. TFT-LCD 소자의 투명전극으로 사용되기 위해서는 면저항 10~1k Ohm/sq., 광투과율 85% 이상의 특성이 요구되며 ITO(Indium Tin Oxide의 약자) 타겟을 스퍼터링한 박막이 일반적으로 사용되고 있다. 본 연구에서는 $In_2O_3$ 나노 분말 제조 공법으로 제작된 ITO 타겟을 사용하여 양산성 및 대형화에 적합한 DC 마그네트론 스퍼터 방식으로 투명전극을 제조하였다. 일반적으로 사용되는 고정식 DC 마그네트론 스퍼터 방식은 타겟표면에 재증착(back deposition)되는 저급산화물로 인해 이물 또는 노즐(Nodule) 이 형성되고 이로 인해 비이상적이고 불안정한 방전 플라즈마가 박막의 특성을 저하시킨다. 이러한 문제점을 해결하기 위해 이동식 DC 마그네트론 스퍼터 방식을 채택하였으며 대형 타겟을 이용한 대형화 기판 제작과 안정적인 sputter yield로 인해 uniformity가 우수한 ITO 박막을 제조하였다. ITO 박막의 저면저항 고투과율 특성을 구현하기 위해 공정변수인 산소분압, 전류밀도(DC power) 그리고 증착온도에 따른 ITO 박막의 미세조직과 결정성을 관찰하였으며 전기적 특성을 분석하였다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.36 no.5
• /
• pp.475-479
• /
• 2012

We present a novel polymer fabrication process involving direct UV patterning of a hyperbranched polymer, AEO3000. Compared to PDMS, which is the most widely used polymer in bioMEMS devices, the present polymer has advantages with regard to electrode integration and fast fabrication. We designed a four-chip microelectrofluidic bench having three electrical pads and two fluidic I/O ports. We integrated a microfluidic mixer and a cell separator on the bench to characterize the interconnection performance and sample manipulation. Electrical and fluidic characterization of the microfluidic bench was performed. The measured electrical contact resistance was $0.75{\pm}0.44{\Omega}$, which is small enough for electrical applications, and the pressure drop was 8.3 kPa, which was 39.3% of the value in the tubing method. By performing yeast mixing and a separation test in the integrated module on the bench, we successfully showed that the interconnected chips could be used for bio-sample manipulation.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.7
• /
• pp.1537-1542
• /
• 2011

In this paper, the subthreshold characteristics have been analyzed for various oxide thickness of double gate MOSFET(DGMOSFET) using Poisson's equation with nonuniform doping distribution. The DGMOSFET is extensively been studying since it can shrink the short channel effects(SCEs) in nano device. The degradation of subthreshold swing(SS) known as SCEs has been presented using analytical for, of Poisson's equation with nonuniform doping distribution for DGMOSFET. The SS have been analyzed for, change of gate oxide thickness to be the most important structural parameters of DGMOSFET. To verify this potential and transport models of thus analytical Poisson's equation, the results have been compared with those of the numerical Poisson's equation, and subthreshold swing has been analyzed using this models for DGMOSFET.

• Journal of Advanced Navigation Technology
• /
• v.7 no.2
• /
• pp.211-216
• /
• 2003

In this paper, characteristics of Ta-Ti alloy was studied as a gate electrode for NMOS devices to replace the widely used polysilicon. Ta-Ti alloy was deposited directly on $SiO_2$ by a co-sputtering method using two of Ta and Ti targets. The sputtering power of each metal target was 100W. To compare with Ta-Ti, Ta deposited with a 100W sputtering power was fabricated as well. In order to investigate the thermal/chemical stability of the Ta-Ti alloy gate, the alloy was annealed at $600^{\circ}C$ with rapid thermal annealer. No appreciable degradation of the device was observed. Also the results of electrical analysis showed that the work function of Ta-Ti metal alloy was about 4.1eV which was suitable for NMOS devices and sheet resistance of alloy was lower than that of polysilicon.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.4
• /
• pp.35-40
• /
• 2002

Ultra-power-saving SBR has been fabricated by using vanadium and molybdenum with low work function. Because reverse leakage current is increased in inverse proportion to work function, we implanted argon ion on the n-Si layer for decreasing leakage current. The dose and acceleration energy of the argon implantation in the silicon was 1$\times$10$^{14}$ ion/$\textrm{cm}^2$, 40 keV, respectively. The forward voltages drop of fabricated V-SBR and Mo-SBR were 0.25 V and 0.39 V at the same forward current density of 60 A/$\textrm{cm}^2$. As a result, it was found that the reverse leakage current of the fabricated V-SBR was reduced over 20$mutextrm{A}$ by the argon implantation in comparison with the no implanted V-SBR. Also, owing to argon implantation, the inferiority of characteristic of the SBR was not detected.