

論文2002-39SD-4-5

초절전형 Schottky barrier rectifier의 제조 및 그 특성 (Fabrication and Characteristics of ultra power-saving Schottky barrier rectifier)

金準植*, 崔馨護*, 朴根用*, 崔時永*

(Jun-Sik Kim, Hyoung-Ho Choi, Keun-Yong Park, and Sie-Young Choi)

요약

일함수가 낮은 바나듐과 몰리브덴을 장벽금속으로 사용하여 초절전형 SBR을 제조하였다. 일함수가 낮은 장벽금속을 사용함으로써 나타나는 역방향 누설전류를 감소시키기 위해 n-Si층에 아르곤 이온을 1×10^{14} ion/cm², 40 keV로 주입하였다. 제조된 소자의 전기적 특성은 60 A/cm²의 동일한 전류밀도에서 Mo-SBR의 V_F 는 0.39 V이고 V-SBR은 0.25 V로서 매우 낮은 V_F 를 나타내었다. 이에 따라 아르곤 이온주입에 의해 제조된 V-SBR의 역방향 누설전류는 일반적인 V-SBR과 비교하여 20 μ A 이상 감소됨을 확인할 수 있었다. 또한, 아르곤 이온주입으로 인한 소자의 특성저하는 나타나지 않았다.

Abstract

Ultra-power-saving SBR has been fabricated by using vanadium and molybdenum with low work function. Because reverse leakage current is increased in inverse proportion to work function, we implanted argon ion on the n-Si layer for decreasing leakage current. The dose and acceleration energy of the argon implantation in the silicon was 1×10^{14} ion/cm², 40 keV, respectively. The forward voltages drop of fabricated V-SBR and Mo-SBR were 0.25 V and 0.39 V at the same forward current density of 60 A/cm². As a result, it was found that the reverse leakage current of the fabricated V-SBR was reduced over 20 μ A by the argon implantation in comparison with the no implanted V-SBR. Also, owing to argon implantation, the inferiority of characteristic of the SBR was not detected.

I. 서론

정류기는 전원단의 정류 및 스위칭 소자로서 많이 사용되고 있으며 휴대용 기기인 PCS, 휴대용 카세트, MP3 플레이어 그리고 오디오 등에 적용되고 있다. 정류회로에 사용되는 소자는 순방향 전압강하 (V_F)와 역방향 누설전류 (I_R)의 크기가 전력소모를 결정한다.

따라서 V_F 및 I_R 를 낮추기 위한 연구가 최근까지 활발히 진행되어 오고 있다. 특히 최근 수요가 폭증하고 있는 휴대용 기기의 소비전력을 줄이기 위한 연구가 주목받고 있다. 일반적으로 실리콘을 이용한 P+N 접합 다이오드의 V_F 는 0.65 ~ 0.75 V 이고, 역방향 회복시간 (t_{rr})은 소수 캐리어의 축적으로 인해 수백 nS이다. 이에 반해 SBR (Schottky barrier rectifier)은 일반적으로 V_F 가 0.45 V ~ 0.55 V 를 나타내고, t_{rr} 은 소수 캐리어로 인한 축적 지연 시간이 거의 없기 때문에 수십 nS를 나타낸다.^[1] 따라서 저전력 및 고속스위칭에는 SBR 소자가 상당한 장점을 가지고 있다. SBR의 가장 중요한 파라미터는 유효 쇼트키 장벽높이이며, 이는 금

* 正會員, 慶北大學校 電子電氣컴퓨터學部
(School of Electrical Engineering and Computer Science Kyungpook National University)
接受日字:2000年11月15日, 수정완료일:2002年1月14日

속과 반도체간의 일함수 차이와 금속-반도체 경계면의 interface states 및 반도체표면상태 의하여 결정된다.^[2] 일반적으로 낮은 일함수 (ϕ_m)를 갖은 금속을 장벽금속으로 사용할 경우 작은 V_F 를 얻을 수 있으나 이로 인해 I_R 이 증가한다. 이는 저전력 및 고속스위칭에 적합한 SBR 개발에 장애가 되어왔다.^[1-3]

본 논문에서는 ϕ_m 이 낮은 바나듐과 몰리브덴을 장벽금속 (barrier metal)으로 사용하고, n-Si 표면에 아르곤 주입과 guard-ring을 형성을 통해 저전력의 SBR 개발을 시도하였다. 또한 장벽금속 및 에피텍셀층 (epitaxial layer) 두께에 따른 전기적 특성을 조사하였으며 V-SBR (vanadium-SBR)의 제조에 따른 공정능력을 분석하였다.

II. 설계 및 실험

그림 1은 본 실험에서 제조한 SBR 소자의 수직구조를 나타낸 것이다. 이러한 구조에서 순방향 및 역방향 특성에 영향을 미치는 파라미터는 장벽금속 (barrier metal)의 종류 및 두께 즉 장벽높이 (ϕ_B)와 guard ring 영역 그리고 에피텍셀층 (epitaxial layer)이다.^[3]

장벽금속의 종류 및 두께는 SBR에서 가장 중요한 특성인 순방향 특성을 결정하게 되고 guard ring의 깊이와 에피텍셀 웨이퍼의 농도 및 두께는 역방향 항복 전압을 결정하게 된다. 특히 guard ring의 구조적인 요소인 폭 (X), 깊이 (Y), 그리고 간격 (Z)등은 역방향 항복전압 및 누설 전류의 크기를 결정하는 것으로 보고 되고 있다.^[4-6]




그림 1. SBR의 수직 단면 구조
Fig. 1. The cross sectional view of SBR.

표 1은 본 실험에서 제조된 SBR의 설계 데이터를 나타낸다. 일함수 (ϕ_m)가 각각 4.3, 4.6인 바나듐(V)과 몰리브덴(Mo)을 장벽금속으로 사용하고 guard ring 영역은 X : Z의 비가 6.5 : 1의 비율로 설계하였다.

표 1. V-SBR 및 Mo-SBR의 설계 데이터
Table 1. Design data of V-SBR and Mo-SBR.

Chip size (mm ²)	Anode area (μm ²)	Guard ring width (μm)	Dicing lane (μm)	Contact metal edge (μm)
0.3×0.3	16,900	20	30	30

순방향 전압 강하에 영향을 미치는 직렬저항을 감소시키기 위하여 비소(As) 소스를 이용하여 비저항이 0.003 Ω·cm인 N⁺ 층을 형성하였다. 에피텍셀층은 비저항이 0.35 Ω·cm이고 에피두께 (t_{VG})가 3.0 μm인 에피텍셀층과 비저항이 0.5 Ω·cm, t_{VG}가 4.0 μm인 두 종류의 에피텍셀층을 형성하였다. 그림 2는 본 실험에서 제조한 V-SBR (vanadium-SBR) 및 Mo-SBR (molybdenum-SBR)의 제조공정도를 나타낸다. 역방향 항복 전압을 높이고 누설전류를 줄이기 위해 이온주입기를 이용하여 그림 2와 같이 guard ring을 형성하였다. Guard ring 영역 형성을 위한 이온주입 소스는 BF₃ (11B⁺)를 사용하였으며, 단위주입량은 1.0×10¹⁴ ions/cm²




그림 2. V-SBR 및 Mo-SBR의 제조 공정 (a) 초기 산화막 형성, (b) Guard ring 이온주입, (c) Guard ring 확산, (d) 금속 증착
Fig. 2. The fabrication process of V-SBR and Mo-SBR (a) initial oxidation, (b) Guard ring ion implantation, (c) Guard ring diffusion, and (d) metal deposition.

그리고 가속에너지는 50 keV로 하였다. 이온주입 후 drive-in은 1050 °C에서 200 분 동안 실시하여 $R_s=870 \pm 50 \Omega/\square$, $X_j=1.4 \pm 0.1 \mu\text{m}$ 인 P^+ 영역을 형성하였다.

장벽금속을 증착 하기에 앞서 아르곤 이온주입을 하였다. 이 공정의 목적은 장벽금속과 실리콘과의 쇼트키 접합 시 실리콘 단결정을 비정질로 만들어 준다. 이를 통해 낮은 역방향 누설 전류를 얻고, 또한 장벽금속이 실리콘 속으로 침투하는 것을 방지한다.^[7] 아르곤 이온주입은 가속에너지 40 keV로 $1 \times 10^{14} / \text{cm}^2$ 와 $5 \times 10^{13} / \text{cm}^2$ 의 단위주입량으로 실시하였다. 이때 아르곤 이온의 투사 범위 (Rp)와 투사범위 표준 편차 (ΔRp)는 각각 $0.044 \mu\text{m}$, $0.022 \mu\text{m}$ 였다. 쇼트키 접합을 이루는 장벽금속은 이온빔 증착기 (ion-beam evaporator)를 사용하여 바나듐과 몰리브덴을 $0.1 \sim 0.3 \mu\text{m}$ 두께로 증착하였다. 웨이퍼표면의 전극용 금속을 보호하기 위해 포토레지스터 (photoresist)를 사용하여 표면을 보호하고 웨이퍼두께를 $625 \mu\text{m}$ 에서 $170 \mu\text{m}$ 정도의 두께로 약 $450 \mu\text{m}$ 를 grinding하였다. 소자의 조립은 USC (ultra small coaxial)의 기본공정을 따르고 Au wire는 20μ 를 사용하였다. SBR의 순방향 특성 및 역방향 특성의 측정은 저전압 영역에서는 HP 4145B parameter analyzer를 사용하였고, 고전압 영역에서는 Tektronix 370A curve tracer로 측정하였다.

III. 결과 및 고찰

그림 3은 에피텍셀층의 비저항이 $0.35 \Omega \cdot \text{cm}$ 이고 에피두께(t_{vg})가 $3.0 \mu\text{m}$ 웨이퍼를 사용하여 $0.1 \mu\text{m}$ 의 두께로 바나듐과 몰리브덴을 증착하여 제조된 V-SBR 와




그림 3. V-SBR와 Mo-SBR의 J_F-V_F 특성.
Fig. 3. The characteristics of J_F-V_F for V-SBR and Mo-SBR.

Mo-SBR의 J_F-V_F 특성을 측정된 결과이다.

이 측정 결과에서 보듯이 $60 \text{ A}/\text{cm}^2$ 의 동일한 순방향 전류 밀도 (J_F)에서 V-SBR과 Mo-SBR이 각각 0.25 V 와 0.39 V의 V_F 특성을 나타내었다. 장벽높이는 $1/C^2-V$ 직선 그래프를 사용하여 장벽높이 (ϕ_B)를 조사한 결과 V-SBR은 0.73 V이며, Mo-SBR의 ϕ_B 는 0.93 V로서 V-SBR이 Mo-SBR에 비해 0.2 V낮은 ϕ_B 를 나타내었다.^[7]

그림 4는 아르곤 이온주입이 역방향 누설전류에 미치는 영향을 나타낸 그래프이다. 이는 바나듐 증착에 앞서 아르곤 이온주입을 실시하여 제조한 V-SBR의 역방향 누설전류 (I_R)를 측정된 결과 역방향 인가전압 (V_R)에 대한 I_R 특성이다. 단위주입량을 $1 \times 10^{14} \text{ ion}/\text{cm}^2$ 의 조건으로 아르곤 이온주입을 실시한 소자가 실시하지 않은 소자에 비해 수십 μA 정도 작은 누설전류를 나타내었다. 이는 아르곤 이온주입으로 인해 실리콘 표면의 단결정을 비정질화 시킴으로써 역방향 바이어스에서 실리콘과 장벽금속간에 발생하는 쇼트키 효과를 억제하기 때문으로 생각된다.^[8,9]




그림 4. 아르곤 이온주입에 따른 V-SBR의 역방향 누설전류 특성
Fig. 4. Reverse leakage current characteristics of the V-SBR with and without argon implantation.

그림 5는 아르곤 이온주입에 따른 J_F-V_F 특성을 나타낸 그래프이다. 아르곤 이온주입을 행하고 장벽금속으로 바나듐을 증착한 V-SBR이 아르곤 이온주입을 하지 않은 V-SBR에 비해 동일한 J_F 에서 보다 낮은 V_F 를 가지며, 단위주입량이 $1 \times 10^{14} \text{ ion}/\text{cm}^2$ 일 때 가장 낮은 V_F 를 가짐을 알 수 있다.




그림 5. 아르곤 이온 주입량에 따른 J_F - V_F 특성
Fig. 5. J_F - V_F characteristics versus argon injection quantity.




그림 6. 바나듐 두께에 따른 V-SBR의 전기적 특성
Fig. 6. The electric characteristics of the V-SBR with varying vanadium thickness.

장벽금속의 두께에 따른 ϕ_B 의 변화를 조사하기 위해 바나듐을 0.1 μm , 0.2 μm , 그리고 0.3 μm 의 두께로 증착하였다. 그림 6은 장벽금속의 두께에 따른 V-SBR의 V_F 및 I_R 특성 나타낸다. 그림 6에서 보듯이 장벽금속의 두께가 증가 할 수록 동일한 J_F 에서 높은 V_F 를 가지지만 I_R 은 감소하는 경향을 나타내었다. 장벽금속의 두께가 증가 할 수록 ϕ_B 가 증가함에 기인한 결과이다.

표 2. V-SBR의 통계적 데이터
Table 2. Statistic data of the V-SBR.

Description	Symbol	Unit	Barrier metal	Statistics values			
				Mean	Stand deviation	Measurement condition	Sample number
Forward voltage	V_F	mV	V	366	8.05	$I_F = 100 \text{ mA}$	500 pcs.
Reverse current	I_R	μA	V	7.27	0.24	$V_R = 10 \text{ V}$	500 pcs.

에피텍셜층의 사양에 따른 순방향 특성을 조사하기 위해 비저항이 0.35 $\Omega \cdot \text{cm}$ 이고 두께가 3.0 μm 웨이퍼와 비저항이 0.5 $\Omega \cdot \text{cm}$, 두께가 4.0 μm 인 두 종류의 웨이퍼를 사용하여 제조된 V-SBR의 J_F - V_F 특성을 그림 7에 나타내었다. 그림 7에서는 에피텍셜층의 두께가 증가할수록 SBR의 직렬저항이 증가하여 V_F 가 증가하는 경향을 나타낸다.




그림 7. 에피텍셜층의 두께에 따른 V-SBR의 J_F - V_F 특성
Fig. 7. J_F - V_F characteristics of the V-SBR with varying epitaxial thickness.

V-SBR의 전기적 특성의 통계적 분석을 위하여 MINITAB 통계 소프트웨어를 이용하였으며, 표 2에 제조된 500개의 V-SBR에 대한 V_F 및 I_R 에 대한 공정능력을 분석한 통계적 데이터를 나타내었다. I_F 가 100 mA 일때 V_F 를 측정하고 I_R 은 10 V의 역방향 인가전압 (V_R)에 대한 누설전류를 측정된 값이다.

제조된 500개의 V-SBR의 V_F 및 I_R 의 평균값은 각각 0.37 V와 7.27 μA 를 나타내었다. 소자의 수율을 결정하는 공정능력 평가에 있어 공정능력지수 (capability of process, Cp)는 허용오차를 표준편차로 나눈 값으로 지수가 1.3 이상일 경우 공정능력이 4 σ 수준으로 매우 안정하다고 볼 수 있다. V-SBR의 V_F 공정은 Cp가 9.28

로서 불량률이 거의 0 PPM수준을 나타내는 매우 안정된 공정이며, 또한 V-SBR의 I_R 공정은 V_F 와 다르게 양측 규격이 존재하는 망목특성이 아니고 상한치 한측규격만 존재하기 때문에 Cpu (capability of process for upper limit)로서 나타낸다. Cpu가 10.73으로 불량률이 거의 0 PPM수준을 나타내는 매우 안정된 공정임이 확인되었다.^[10,11]

IV. 결 론

순방향 전압강하 (V_F)를 낮추기 위하여 일함수가 낮은 바나듐 (vanadium, V)과 몰리브덴 (molybdenum, Mo)을 장벽금속으로 사용하고, 역방향 누설전류 (I_R)를 감소시키기 위하여 n-Si층에 아르곤 이온을 1×10^{14} ion/cm², 40 keV의 조건으로 주입하여 소자를 초절전형 SBR (Schottky barrier rectifier)을 제조하였다. 제조된 소자의 전기적 특성으로서 60 A/cm²의 동일한 순방향 전류 밀도 (J_F)에서 장벽금속으로 바나듐을 증착한 V-SBR이 0.25 V의 V_F 를 가져 0.39 V의 V_F 를 가지는 몰리브덴을 증착한 Mo-SBR에 비해 0.14 V 낮은 V_F 특성을 나타냄을 알 수 있다. 이것은 V-SBR이 Mo-SBR와 비교하여 0.2 V 낮은 장벽높이 (ϕ_B)를 가지기 때문이다. 제조된 소자에 아르곤 이온을 주입함으로써 역방향 누설전류가 20 μ A 이상 개선되었다. 이는 아르곤 이온 주입으로 실리콘 표면의 단결정을 비정질화 시킴으로써 역방향 바이어스에서 실리콘과 장벽금속간에 발생하는 쇼트키 효과를 억제하기 때문으로 여겨진다. 바나듐의 증착 두께에 따른 전기적 특성을 분석하였을 때 바나듐의 두께가 얇을수록 ϕ_B 가 감소하여 동일한 전류에서 낮은 V_F 특성을 나타내었다. 또한 소자의 수율을 결정하는 공정능력 평가에 있어서도 공정능력지수 Cp 및 Cpu가 각각 9.28과 10.73으로써 불량률이 0 PPM 수준을 나타내어 매우 안정된 소자제조 공정으로 나타났다.

참 고 문 헌

- [1] B. J. Baliga, "Trends in power semiconductor devices," *IEEE Trans. Electron Devices*, 43, 1717, 1996.
- [2] S. M. Sze, "Physics of Semiconductor Devices," *New-York: John Wiley & Sons*, pp. 263~297, 1991.
- [3] M. Mehrotra and B. J. Baliga, "Very Low forward drop JBS rectifiers fabricated using submicron technology," *IEEE Trans. Electron Devices*, Vol. 40, pp. 2131~2132, 1993.
- [4] J. M. Andrews and M. P. Lepselter, "Reverse current-voltage characteristics of metal-silicide Schottky diodes," *Solid State Electron*, Vol. 13, pp. 1011~1023, 1970.
- [5] Kwok K. Ng, "Complete guide to semiconductor devices," *McGraw-Hill, Inc*, pp. 23~40, 1995.
- [6] Hossain. Z, Cartmell. D, Dashney. G, "Forward drop-leakage current tradeoff analysis of a junction barrier Schottky (JBS) rectifier," *Power Semiconductor Devices and ICs, ISPSD*, The 11th, pp. 265~268, 1999.
- [7] J. S. Kim, H. H. Choi, H. S. Son, and S. Y. Choi, "Schottky barrier rectifier with high current density using vanadium as barrier metal," *Applied Physics Letters*, Vol. 79, No. 6, pp. 860~862, 2001.
- [8] Alok. D, Baliga. B. J, McLarty. P. K. "A simple edge termination for silicon carbide devices with nearly ideal breakdown voltage," *IEEE Electron Device Letters*, Vol. 15, Issue. 10, pp. 394~395, 1994.
- [9] Alok. D, Baliga. B. J, "SiC device edge termination using finite area argon implantation," *IEEE Trans. Electron Devices*, Vol. 44, Issue. 6, pp. 1013~1017, 1997.
- [10] 안서일, 황의철, "공정능력지수표의 개발 및 그 응용," *Journal of the Korean Institute of Industrial Engineers*, Vol. 11, No. 2, 1985
- [11] 고승곤, 황재문, 김응석, "공정능력지수의 실무 활용 지침," *한국품질경영학회*, Vol. 2, No. 1, pp. 23~33, 2001

 저 자 소 개

金 準 植(正會員) 第 35卷 D編 第 8號 參照

朴 根 用(正會員)

2001년 2월 경북대학교 대학원 전자공학과 졸업(공학석사). 2001년~현재 경북대학교 대학원 전자공학과 박사과정 재학중. <주관심분야: 반도체 소자>

崔 馨 護(正會員)

1974년 12월 8일생. 2000년 2월 금오공과대학교 전자공학과 졸업(공학사). 2000년~현재 경북대학교 대학원 전자공학과 석사과정 재학중. <주관심분야: 반도체 소자>

崔 時 永(正會員) 第33卷 A編 第 12號 參照