• Title/Summary/Keyword: 소자 열화

Search Result 239, Processing Time 0.044 seconds

The Quench Characteristic Analysis of Superconducting element Between Flux-coupling type SFCL and Resistance type to applied voltage (자속결합형 SFCL과 일반 저항형 SFCL의 인가전압에 따른 초전도 소자 퀜치특성)

  • Jung, Byung-Ik;Cho, Yongl-Sun;Choi, Hyo-Sang
    • Proceedings of the KIEE Conference
    • /
    • 2009.07a
    • /
    • pp.2146_2147
    • /
    • 2009
  • 현재 많은 초전도 한류기들이 개발되었고 현재도 실계통 적용을 위해 개발중이다. 본 논문에서는 초전도 소자만을 이용한 저항형 초전도 한류기와 변압기와 초전도 소자를 접목한 자속결합형 초전도 한류기의 사고전류 제한 특성과 초전도 소자의 퀜치특성을 비교 분석하였다. 자속결합형 초전도 한류기는 변압기 코일의 턴수를 조절함으로써 사고전류의 크기 및 퀜치 특성을 개선시키는 반면 저항형 초전도 한류기는 초전도 소자의 불균일 퀜치와 사고전류의 크기를 조절하기 힘들다는 단점을 가지고 있다. 또한 자속결합형 초전도 한류기의 경우에서 초전도 소자에 발생하는 전압의 크기가 현저히 작음을 알 수 있었다. 초전도 소자의 전압이 높고, 퀜치 불균일로 인해서 일부 전력 부담이 편중되는 소자의 열화가 더 빨리 진행될 것이다.

  • PDF

Hot Carrier Induced Performance Degradation of Peripheral Circuits in Memory Devices (소자열화로 인한 기억소자 주변회로의 성능저하)

  • Yun, Byung-Oh;Yu, Jong-Gun;Jang, Byong-Kun;Park, Jong-Tae
    • Journal of the Korean Institute of Telematics and Electronics D
    • /
    • v.36D no.7
    • /
    • pp.34-41
    • /
    • 1999
  • In this paper, hot carrier induced performance degradation of peripheral circuits in memory devices such as static type imput buffer, latch type imput buffer and sense amplifier circuit has been measured and analyzed. The used design and fabrication of the peripheral circuits were $0.8 {\mu}m$ standard CMOS process. The analysis method is to find out which device is most significantly degraded in test circuits by using spice simulation, and then to characterize the correlation between device and circuit performance degradation. From the result of the performance degradation of static type input buffer, the trip point was increased due to the transconductance degradation of NMOS. In the case of latch type input buffer, there was a time delay due to the transconductance degradation of NMOS device. Finally, hot carrier induced the decrease of half-Vcc voltage and the increased of sensing voltage in sense amplifier circuits have been measured.

  • PDF

색변환 양자점을 포함하는 고분자 정공 수송층을 가진 청색 유기발광소자의 전기적 및 광학적 특성

  • Jeon, Yeong-Pyo;Park, Seong-Jun;Kim, Tae-Hwan
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.02a
    • /
    • pp.501-501
    • /
    • 2013
  • 유기발광소자는 빠른 응답속도, 넓은 시야각, 얇은 두께의 특성으로 차세대 디스플레이 소자기술로 많은 주목을 받고 있다. 특히 높은 색순도와 고효율의 장점을 가지는 양자점을 사용한 유기발광소자에 대한 연구가 활발하게 진행되고 있다. 양자점을 이용한 유기발광소자는 용액 공정이 요구 되기 때문에 유기물 박막 위에 양자점을 균일하게 도포하기 어렵다. 또한, 양자점은 수분과 산소에 빠르게 열화되는 문제점이 있다. 본 연구에서는 색변환 양자점을 포함하는 고분자 poly (N-vibylcarbazole) 정공수송층을 용액공정으로 형성한 후 발광층, 전자 수송 및 주입층과 음극을 차례로 진공증착하여 색변환 양자점을 포함하는 정공수송층을 적용한 청색 유기발광소자를 제작하였다. 색변환양자점과 청색 발광층으로 a 1,4-bis (2,2-diphenylvinyl) biphenyl를 사용하여 제작된 유기발광 소자의 전기적 및 광학적 특성을 관찰하였다. 색변환 양자점을 포함한 청색 유기발광소자의 경우 정공이 양자점에 포획되는 확률이 낮기 때문에 높은 전류밀도와 휘도를 나타냈으며, core/shell 색변환 양자점을 포함한 청색 유기발광소자는 정공이 양자점에 포획되는 확률이 높기 때문에 낮은 전류밀도와 휘도를 나타냈다. 한편, core/shell 색변환양자점을 포함한 청색 유기발광소자의 경우 색변환 양자점을 포함하는 청색 유기발광소자에 비해 발광층에서 발광된 빛을 잘 흡수하여 높은 색변환 효율이 나타났다. 이 연구 결과는 양자점을 색변환층으로 사용한 청색 유기발광소자의 색변환 효율 증가와 발광효율 향상에 대한 기초자료로 활용할 수 있다.

  • PDF

Analysis Characteristic of $2{\times}3$ Three Phase Matrix-type SFCL by fault type in power system ($2{\times}3$ 구조의 삼상 매트릭스형 초전도 한류기의 고장 유형에 따른 동작특성 비교)

  • Jung, Byung-Ik;Cho, Yong-Sun;Choi, Hyo-Sang;Chung, Dong-Chul;Hwang, Jong-Sun
    • Proceedings of the KIEE Conference
    • /
    • 2009.07a
    • /
    • pp.2105_2106
    • /
    • 2009
  • 매트릭스형 초전도 한류기는 구조의 특성상 여러개의 초전도 소자가 삽입되게 되었다. 이러한 여러개의 초전도 소자들 중 어느 한 개가 열화되거나 고장이 발생했을때 한류 동작이 정상적으로 이루어지지 않는다면 안정성면에서 신뢰성을 얻기는 힘들 것이다. 따라서 본 논문에서는 직 병렬로 연결된 초전도 소자의 고장 소자의 위치에 따른 한류기의 동작특성을 비교 분석하였다. 삼상 매트릭스형 초전도 한류기의 trigger part와 current-limiting part의 초전도 소자 단선시 사고전류 제한 특성과 정상동작하는 초전도 소자의 전압특성을 비교 분석하였다.

  • PDF

Characterization of the SOI wafer by Pseudo-MOS transistor (Pseudo-MOSFET을 이용한 SOI wafer 특성 분석)

  • Kwon, Kyung-Wook;Lee, Jong-Hyun;Yu, In-Sik;Woo, Hyung-Joo;Bae, Young-Ho
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2004.11a
    • /
    • pp.21-24
    • /
    • 2004
  • Pseudo-MOSFET의 제작을 위해서는 표면 실리콘 층의 식각 공정이 필요하며, 공정의 간편성으로 인해 주로 RIE(Reactive Ion Etching)를 사용하고 있다. 하지만, RE 공정 도중 발생하는 Plasma에 의해서 SOI 층이 손상을 받게 되고 이 영향으로 소자의 특성이 열화 될 가능성이 있다. 이러한 특성의 열화를 확인하기 위하여 소자 제작을 위한 표면 실리콘 층의 식각을 RIE 공정과 TMAH 용액을 이용한 습식 식각을 각각 행하여 그 특성을 비교한 결과, 건식 식각된 시편에서 계면상태 밀도의 증가, 이동도의 감소 등 특성 열화 현상이 현저히 나타났다. 이러한 RIE 공정 중 발생하는 손상을 제거하기 위하여 저온 열처리를 하였으며 그 결과 $400^{\circ}C$ $N_2$ 분위기에서 4시간 동안 열처리를 하여 습식 식각된 시편과 동일한 특성을 가지게 할 수 있었다.

  • PDF

Fabrication of Graphene FETs Using BN Dielectrics

  • Jeong, Dae-Seong;Jeong, U-Seong;Kim, Yu-Seok;Go, Yong-Hun;Park, Jong-Yun
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.08a
    • /
    • pp.271.2-271.2
    • /
    • 2013
  • 열화학 기상 증착법은 반도체 산업에서 대면적으로 소자를 양산할 수 있는 방법 중의 하나로서, 그래핀, 이황화 몰리브덴과 같은 이차원 물질의 합성법으로 널리 이용되고 있다. 이런 이차원 물질은 층수에 따라 그 물성이 변화하므로, 층수 조절이 가능한 합성법의 필요성이 대두되고 있다. 열화학 기상 증착법으로 이차원 물질을 합성할 경우, 주요 변수로 성장 온도와 촉매 금속이 있으며 이를 적절히 조절함으로서 합성되는 그래핀의 결정성과 층수의 조절이 가능하다[1-3]. 또한, 이차원 반도체 물질로 전계효과 트랜지스터를 제작하는 경우, 얇은 두께로 인하여 표면의 환경에 민감하게 되므로 게이트 절연체가 중요한 문제로 대두되고 있으며, 이런 현상을 해결하고자 질화붕소(BN)과 같은 이차원 절연물질에 관심이 집중되고 있다. 본 연구에서는 이차원 절연체인 질화붕소의 표면 위에 그래핀을 합성하고자 하였다. 반데발스 성장법(van der Waals epitaxy growth method)으로 1. "BN/ SiO2" 2. "BN/ Ni" 3. "BN/ Cu"의 세 가지 기판을 이용하여 그래핀을 합성하였다. 합성된 그래핀의 결정성 및 층수를 확인하기 위해 라만 스펙트럼과 투과전사 현미경을 통하여 분석하였다. 또한, 이 방법으로 "그래핀/ 질화붕소/ 그래핀"과 같은 구조의 소자를 제작하여 전계효과 트랜지스터 특성을 살펴보았다.

  • PDF

Effect of drain bias stress on the stability of nanocrystalline silicon TFT (드레인 전압 바이어스에 대한 미세결정 실리콘 박막 트랜지스터의 전기적 안정성 분석)

  • Ji, Seon-Beom;Kim, Sun-Jae;Park, Hyun-Sang;Han, Min-Koo
    • Proceedings of the KIEE Conference
    • /
    • 2009.07a
    • /
    • pp.1281_1282
    • /
    • 2009
  • ICP-CVD를 이용하여 inverted staggered 구조를 갖는 미세결정 실리콘 (Nanocrystalline Silicon, nc-Si) 박막 트랜지스터(Thin Film Transistor, TFT)를 제작하였다. 또한, 소자의 특성과 전기적 안정성을 평가하였다. 실험 결과는 짧은 채널 길이를 갖는 nc-Si TFT가 긴 채널 길이의 소자보다 같은 드레인 전압 바이어스 하에서 덜 열화 됨을 알 수 있었다. 이는 드레인 전압 바이어스 하에서의 낮은 채널 캐리어 농도는 적은 defect state를 만들기 때문으로 짧은 채널 길이의 TFT가 긴 채널 길이의 TFT보다 $V_{TH}$ 열화가 적었다. 이러한 결과는 짧은 채널 길이의 nc-Si TFT가 디스플레이 분야에 있어 다양하게 응용될 것으로 기대된다.

  • PDF

A Study on Reducing High Energy Ion Implant Induced Defect (고에너지 이온주입 공정에 의한 유기 결함과 그 감소 대책)

  • Kim, Young-Ho;Kim, In-Soo;Kim, Chang-Duk;Kim, Jong-Kwan;Sung, Yung-Kwon
    • Proceedings of the KIEE Conference
    • /
    • 1997.07d
    • /
    • pp.1292-1297
    • /
    • 1997
  • 본 연구에서는 latch-up 개선책의 일환으로 개발중인 매립층을 갖는 retrograde well의 형성기술과 더불어 공정 단순화를 목적으로 개발된 BILLI (Buried Implanted Layer for Lateral Isolation) well 구조[1]에 대한 공정 유기 결함을 분석하고 그에 의한 소자 열화 특성을 분석 하였으며 그 개선책을 제시 하고자 하였다. 매립층 형성에 의한 유기결함은 접합 누설전류와 Gate oxide 신뢰성을 열화 시켰으나 이온주입 후 $1000^{\circ}C$ 이상의 온도에서 10sec 정도의 RTP anneal에 의해 그 소자 특성이 개선되며 표면 결함이 감소함을 알 수 있었다.

  • PDF

Simulation of RVM characteristics using equivalent electrical circuit of transformer Oil and Paper (변압기내부 절연유의 전기적 등가회로 및 회복전압특성 해석)

  • Lee, Sei-Hyun;Han, Sang-Ok;Park, Kang-Sik
    • Proceedings of the KIEE Conference
    • /
    • 2007.04b
    • /
    • pp.55-57
    • /
    • 2007
  • 오일 변압기 내부의 절연물은 절연지, 프레스보드, 광유 또는 식물유가 주로 사용되고 있다. 사용 기간과 과부하 조건에 따라 열화정도가 달라질 수 있으며, 내부 절연물의 열분해 및 가수분해로 인해 수분은 자연스럽게 생성될 수 있다. 생성된 수분은 절연을 약하게 하는 주된 요인으로 작용해 기기의 고장 또는 정전을 초래할 수도 있다. 본 논문에서는 변압기 내부 절연물의 주파수응답 특성과 절연상태 값을 바탕으로 변압기 내부를 전기적 소자로 등가화하였다. 그 후 등가화된 회로를 이용해 회복전압법의 원리에 따라 EMTP 프로그램을 활용해 분극특성을 모의하였다. 실제 측정 값과의 비교를 위해 보고된 문헌의 데이터를 활용하였고, RVM을 이용한 실측값과 유사한 결과를 얻게 되었다. 따라서 본 시뮬레이션에 활용된 전기적 소자값을 변경함으로서 내부 절연물의 열화정도에 대한 기대 파형을 예측할 수 있는 유용한 도구로 활용될 수 있음을 확인하였다.

  • PDF