한국전기전자재료학회:학술대회논문집 (Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference)

한국전기전자재료학회 (The Korean Institute of Electrical and Electronic Material Engineers)
권호 표지

Pseudo-MOSFET을 이용한 SOI wafer 특성 분석

Characterization of the SOI wafer by Pseudo-MOS transistor

  • 권경욱 (경북대학교 전자전기컴퓨터학부) ;
  • 이종현 (경북대학교 전자전기컴퓨터학부) ;
  • 유인식 (경동정보대학 모바일정보통신과) ;
  • 우형주 (한국지질자원연구원 이온빔응용팀) ;
  • 배영호 (위덕대학교 정보통신공학부)
  • Kwon, Kyung-Wook (Department of Electronics, Kyungpook National University) ;
  • Lee, Jong-Hyun (Department of Electronics, Kyungpook National University) ;
  • Yu, In-Sik (Kyungdong college of Techno-Information) ;
  • Woo, Hyung-Joo (Korean Institute of Geoscience and Mineral Resources) ;
  • Bae, Young-Ho (Division of Information and Communication Engineering, Uiduk University)
  • 발행 : 2004.11.11
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

Pseudo-MOSFET의 제작을 위해서는 표면 실리콘 층의 식각 공정이 필요하며, 공정의 간편성으로 인해 주로 RIE(Reactive Ion Etching)를 사용하고 있다. 하지만, RE 공정 도중 발생하는 Plasma에 의해서 SOI 층이 손상을 받게 되고 이 영향으로 소자의 특성이 열화 될 가능성이 있다. 이러한 특성의 열화를 확인하기 위하여 소자 제작을 위한 표면 실리콘 층의 식각을 RIE 공정과 TMAH 용액을 이용한 습식 식각을 각각 행하여 그 특성을 비교한 결과, 건식 식각된 시편에서 계면상태 밀도의 증가, 이동도의 감소 등 특성 열화 현상이 현저히 나타났다. 이러한 RIE 공정 중 발생하는 손상을 제거하기 위하여 저온 열처리를 하였으며 그 결과 $400^{\circ}C$ $N_2$ 분위기에서 4시간 동안 열처리를 하여 습식 식각된 시편과 동일한 특성을 가지게 할 수 있었다.

키워드