• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.3
• /
• pp.663-669
• /
• 2014

The electrical characteristics of RRAM with different annealing temperature and thickness have been measured and discussed. The devices with Pt/Ti top electrode of 150nm, Pt bottom electrode of 150nm, $HfO_2$ oxide thickness of 45nm and 70nm have been fabricated. The fabricated device were classified by 3 different kinds according to the annealing temperature, such as non-annealed, annealed at $500^{\circ}C$ and annealed at $850^{\circ}C$. The set and reset voltages and the variation of resistance with temperatures have been measured as electrical properties. From the measurement, it was found that the set voltages were decreased and the reset voltage were increased slightly, and thus the sensing window was decreased with increasing of measurement temperatures. It was remarkable that the device annealed at $850^{\circ}C$ showed the best performances. Although the device with thickness of 45nm showed better performances in the point of the sensing window, the resistance of 45nm devices was large relatively in the low resistive state. It can be expected to enhance the device performances with ultra thin RRAM if the defect generation could be reduced at the $HfO_2$ deposition process.

• ETRI Journal
• /
• v.10 no.1
• /
• pp.64-75
• /
• 1988

GaAs 등 화합물 반도체는 그 표면구조가 아직 확립되어 있지 않고, 표면조건이 소자특성에 큰 영향을 미친다. 소자공정중 이온주입 공정은 self-aligned MESFET(Metal Semiconductor Field Effect Transistor) 제작에 필수적인 기술이나, 이온 주입시 수 $\AA$ 크기의 vacancy 등 격자결함이 발생하며 이들 결함을 제어할 수 있는 기술이 필요하다. 에너지 가변 양전자 소멸기술은 표면에서 $1\mum$정도내에 존재하는 vacancy 형태의 격자결함을 감지해 낼 수 있으며 이들 격자결함의 depth profiling을 할 수 있는 기술이다. 본 고에서는 에너지 가변 양전자 소멸기술의 원리 및 최근 연구결과에 대해서 살펴보기로 한다.

• Proceedings of the KAIS Fall Conference
• /
• 2007.11a
• /
• pp.133-135
• /
• 2007

PMMA (polymethyl metha crylate) 유기막의 농도별 최적화를 위하여 1, 2, 4, 6, 8 wt.%의 PMMA 농도별로 Al/PMMA/ITO/Glass 구조의 MIM (metal- insulator-metal) 캐패시터 소자를 제작하였다. 유기 절연층의 형성은 ITO/Glass 기판 위에 PMMA를 용질로, Anisle을 용매로 사용하여 스핀코팅법으로 소자를 형성하였다. 제작된 소자에 대해 농도에 따른 전기적 특성을 조사한 결과 누설전류는 2wt.% 농도의 PMMA로 제작된 소자에서 0.3 pA로 가장 우수한 결과를 얻을 수 있었다. 또한 동일한 PMMA 농도로 제작된 캐패시터 소자의 정전용량은 1.2 nF으로 가장 좋은 결과를 얻을 수 있었으며, 계산된 값과 매우 유사한 값을 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.381-381
• /
• 2013

유기물/무기물 나노복합체를 사용한 비휘발성 메모리 소자는 낮은 공정 가격 및 높은 유연성 때문에 많은 연구가 진행되고 있다. 그러나 나노복합체를 사용한 비휘발성 메모리 소자의 형성 및 전기적 특성에 대한 연구는 많지만, 나노 입자가 포함된 고분자층을 이용한 플렉서블 유기 메모리 소자의 전기적 특성 및 동작 메커니즘에 대한 연구는 미미하다. 이 연구에서는 나노입자와 고분자가 혼합된 나노복합체를 유연성 있는 indium-tin-oxide (ITO)가 코팅된 polyethylene terephthalate (PET) 기판 위에 형성하여 비휘발성 메모리 소자를 제작하여 유연성 있는 기판이 휘어짐에 따른 전기적 특성과 기억 메커니즘을 설명하였다. 나노입자가 포함된 고분자층은 스핀코팅 방법을 이용하여 쉽게 형성한 후, 그 위에 금속 마스크를 사용하여 상부 Al 전극을 형성하였다. Al/나노입자가 포함된 고분자층/ITO/PET 메모리 소자의 전류-전압 (I-v) 특성에서 낮은 전도도와 높은 전도도를 갖고 있는 쌍안정성 동작을 관측할 수 있었다. 같은 조건에서 나노입자가 포함되지 않은 메모리 소자를 제작하여 측정한 I-V 특성은 쌍안정성 동작이 일어나지 않은 것을 관측하였다. 실험적 결과를 바탕으로 나노입자가 쌍안정성을 일으키는 메모리 저장 물질임을 확인할 수 있었다. 유연성 있는 기판의 휘어짐에 따른 I-V 특성과 스트레스에 의한 전도도 상태 유지 능력 측정을 수행하여 기판 휘어짐에 따른 전기적 특성과 안정성이 변화되는 것을 관측하였다. 측정된 I-V와 스트레스에 의한 전도도 상태 유지 능력 측정 결과를 기반으로 기억 메커니즘과 기판의 휘어짐에 따른 안정성을 설명하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.11a
• /
• pp.17-18
• /
• 2006

고상 확산 방법을 이용하여 얕은 소스/드레인 접합을 가지는 SOI (Silicon-On-Insulator) MOSFET 소자를 제작하였다. 확산원으로는 PSG(Phosphorus silicate glass) 박막과 PBF(Poly Boron Film) 박막이 각각 n, p-type 소자 형성을 위해 사용되었다. 얕은 접합 형성을 위하여 급속 열처리 방법(RTA: Rapid Thermal Annealing)을 이용하여 PSG와 PBF로부터 인과 붕소를 SOI MOSFET 소자의 소스/드레인으로 확산시켰다. 또한, 소자 특성 개선을 위한 후 속 열처리 공정으로 희석된 수소 분위기 중에서 FA(Furnace Annealing)를 실시하였다. SPD 기술을 적용하여 10 nm 이하의 매우 얕은 p-n 접합을 형성할 수 있었고, 양호한 다이오드 특성을 얻을 수 있었다. 또한, SPD 방법으로 결함이 없는 접합 형성이 가능하며, 소자 제작 공정의 최적화를 통해 차세대 CMOS 소자로 기대되는 SOI MOSFET를 성공적으로 제작할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.405-405
• /
• 2012

InSb는 높은 전자이동도와 낮은 밴드갭을 가지고 있어 저전력 고효율의 고주파소자 및 비선형 광소자에 적합한 물질이다. 특히 InSb 기반 소자들은 전자-포논효과의 영향을 덜 받는 저온에서 고감도 소자로도 사용되고 있는데, 소자의 최적합 설계와 제작시의 실시간 성장제어를 위해서는 넓은 온도범위에서의 InSb의 광물성이 필요하다. 분광타원편광분석법(ellipsometry)은 물질의 광특성인 유전율 함수를 정확하게 측정 할 수 있은 기술로써, InSb 에 대한 유전율 함수는 많은 연구를 통해 잘 알려져 있다. 그러나, 온도변화에 대한 연구로는 100-700 K, 1.2-5.6 eV의 제한된 온도와 분광영역에서만 이루어졌다. 본 연구에서는 보다 확장된 온도범위(25-686 K), 광역 에너지 범위 (0.74-6.5 eV)에서 분광타원편광분석 연구를 수행하였다. 그 결과 저온에서의 전자-포논 효과의 감소로 인한 청색천이와 보다 명확한 전자전이점들의 값을 얻었다. 특히, 100 K 까지의 이전 연구에서는 구분할 수 없었던 $E_2'$ 전이점을 본 연구의 25 K 의 유전율 함수에서 명확히 구분할 수 있었고, 고에너지 영역의 $E_1'+{\Delta}_1+{\Delta}_1'$ 전이점의 온도의존성을 처음으로 연구하였다. 본 연구의 결과는 InSb 를 기반으로 한 광전자 소자의 개발 및 적용분야와 밴드갭 엔지니어링 분야에 많은 도움이 될 것으로 예상한다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.46-46
• /
• 2018

메모리 소자의 수요가 데스크톱 컴퓨터의 정체와 모바일 기기의 폭발적인 증가로 NAND flash 메모리의 고집적화로 이어져서 3차원 집적 기술의 고도화가 중요한 요소가 되고 있다. 1 mm 정도의 얇은 웨이퍼 상에 만들어지는 메모리 소자는 실제 두께는 몇 마이크로미터 되지 않는다. 수직방향으로 여러 장의 웨이퍼를 연결하면 폭 방향으로 이미 거의 한계에 도달해있는 크기 축소(shrinking) 기술에 의지 하지 않고서도 메모리 소자의 용량을 증대 시킬 수 있다. CPU, AP등의 논리 연산 소자의 경우에는 발열 문제로 3D stacking 기술의 구현이 쉽지 않지만 메모리 소자의 경우에는 저 전력화를 통해서 실용화가 시작되었다. 스마트폰, 휴대용 보조 저장 매체(USB memory, SSD)등에 수 십 GB의 용량이 보편적인 현재, FEOL, BEOL 기술을 모두 가지고 있는 국내의 반도체 소자 업체들은 자연스럽게 TSV 기술과 이에 필요한 장비의 개발에 관심을 가지게 되었다. 특히 이 중 TSV용 스퍼터링 장치는 transistor의 main contact 공정에 전 세계 시장의 90% 이상을 점유하고 있는 글로벌 업체의 경우에도 완전히 만족스러운 장비를 공급하지는 못하고 있는 상태여서 연구 개발의 적절한 시기이다. 기본 개념은 일반적인 마그네트론 스퍼터링이 중성 입자를 타겟 표면에서 발생시키는데 이를 다시 추가적인 전력 공급으로 전자 - 중성 충돌로 인한 이온화 과정을 추가하고 여기서 발생된 타겟 이온들을 웨이퍼의 표면에 최대한 수직 방향으로 입사시키려는 노력이 핵심이다. 본 발표에서는 고전력 이온화 스퍼터링 시스템의 자기장 해석, 냉각 효율 해석, 멀티 모듈 회전 자석 음극에 대한 동역학적 분석 결과를 발표한다. 그림1에는 이중 회전 모듈에 대한 다물체 동역학 해석을 Adams s/w package로 해석하기 위하여 작성한 모델이고 그림2는 180도 회전한 서브 모듈의 위상이 음극 냉각에 미치는 효과를 CFD-ACE+로 유동 해석한 결과를 나타내고 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.1
• /
• pp.1-12
• /
• 2001

Based on mixed-mode transient analyses utilizing a 2-dimensional device simulator, we have suggested the methodology to analyze the HBM ESD phenomena in CMOS chips utilizing NMOS transistors for ESD protection, and have analyzes the HBM discharge mechanisms in detail. Also the second breakdown characteristics in the protection device have been successfully simulated based on mixed-mode simulations, to explain the discharge mechanisms leading to device failure. To analyze the effects of the device structure changes on the discharge characteristics, we have compared the results of DC analyses and mixed-mode transient analyses, and have discussed about more robust designs of NMOS transistor structures against HBM ESD based on the analyses.

• ETRI Journal
• /
• v.14 no.1
• /
• pp.40-51
• /
• 1992

$0.25{\mu} m$ 급 pMOSFET소자를 구현하기 위해, $P^+$ 폴리실리콘을 적용한 pMOS를 제작하였으며, $p^+$ 폴리실리콘 게이트 소자에서 심각하게 문제가 되고 있는 붕소이온 침투현상을 조사하고 붕소이온 침투가 일어나지 않는 최적열처리온도를 조사하였다. 소자제조 공정중 게이트 공정만 전자선 (EBML300)을 이용하여 직접묘사하고 그 이외의 공정은 stepper(gline) 을 사용하는 Mix & Match 방법을 사용하였다. 또한 붕소이온 침투현상을 억제하기 위한 한가지 예로서, 실리콘산화막과 실리콘질화막을 적층한 ONO(Oxide/Nitride/Oxide) 구조를 게이트 유전체로 적용한 소자를 제작하여 그 가능성을 조사하였다. 그 결과 $850^{\circ}C$의 온도와 $N_2$ 분위기에서 30분동안 열처리 하였을 경우, 붕소이온의 침투현상이 일어나지 않음을 SIMS(Secondary Ion Mass Spectrometer) 분석 및 C-V(Capacitance-Voltage) 측정으로 확인할 수 있었으며 그 이상의 온도에서는 붕소이온이 침투되어 flat band전압(Vfb)을 변화시킴을 알았다. 6nm의 얇은 게이트 산화막 및 $0.1{\mu} m$ 이하의 LDD(Lightly Doped Drain) $p^-$의 얇은 접합을 형성함으로써 소자의 채널길이가 $0.2 {\mu} m$까지 짧은 채널효과가 거의 없는 소자제작이 가능하였으며, 전류구동능력은 $0.26\muA$/$\mu$m(L=0.2$\mu$m, V$_DS$=2.5V)이었고, subthreshold 기울기는 89-85mV/dec.를 얻었다. 붕소이온의 침투현상을 억제하기 위한 한가지 방법으로 ONO 유전체를 소자에 적용한 결과, $900^{\circ}C$에서 30분의 열처리조건에서도 붕소이온 침투현상이 일어나지 않음으로 미루어 , $SiO_2$ 게이트 유전체보다 ONO 게이트 유전체가 boron 침투에 대해서 좋은 장벽 역활을 함을 알았다. ONO 게이트 유전체를 적용한 소자의 경우, subthreshold특성은 84mV/dec로서 좋은 turn on,off 특성을 얻었으나, ONO 게이트 유전체는 막자체의 누설전류와 실리콘과 유전체 계면의 고정전하량인 Qss의 양이 공정조건에 따라 변화가 심해서 문턱전압 조절이 어려워 소자적용시 문제가 된다. 최근 바닥 산화막(bottom oxide) 두께가 최적화된 ONO 게이트 유전체에 대하 연구가 활발히 진행됨을 미루어, 바닥 산화막 최적화가 된다면 더 좋은 결과가 예상된다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2017.05a
• /
• pp.129-129
• /
• 2017

열전재료는 열에너지를 전기에너지로 또는 전기에너지를 열에너지로 직접 변환하는데 가장 널리 사용되는 재료이다. $Bi_2Te_3$계 열전 재료는 400K 이하의 비교적 저온 영역에서 높은 성능지수(Dimensionless Figure of merit, ZT($={\alpha}2{\sigma}T/{\kappa}$, ${\alpha}$: 제백계수, ${\sigma}$: 전기전도도, T: 절대온도, ${\kappa}$: 열전도도))를 나타내는 열전재료이며 자동차 시트나 정수기 등에 응용되고 있다. 열전모듈은 제조시 수십 개에서 수백 개 이상의 n형 및 p형 열전소자를 알루미나($Al_2O_3$)와 같은 세라믹 기판(substrate) 상에 접합된 동 전극 위에 전기적으로 서로 직렬로 접합시켜 제조한다. 기존의 열전모듈의 제조방법에는 동 전극 위에 위에 Sn합금 분말과 플럭스(flux)의 혼합물인 솔더페이스트를 스크린 인쇄법을 사용하여 동 전극에 도포한 다음, 그 위에 열전소자를 얹고 약 520K의 열풍을 가하여 솔더를 용융시켜 열전소자와 동 전극을 접합시킨다. 스크린 인쇄법에서는 인쇄 압력이 일정하지 않으면, 솔더페이스트 층의 두께가 균일하지 않게 되어 열전소자 접합부의 불량을 유발시킨다. 그러나 열모듈은 단 하나의 접합 불량이 모듈 전체의 열전변환성능에 심각한 영향을 줄 수 있기 때문에 본 연구에서는 이러한 문제점을 해결하기 위해, 솔더페이스트를 도포하지 않고 열전소자를 직접 동 전극과 접합할 수 있는 방법을 고안하였다. 무전해도금을 이용한 니켈층을 형성시킨 $Bi_2Te_3$계 열전소자 표면에 약 $50{\mu}m$의 주석도금층을 전기도금법을 구사하여 형성시켰다. 그 후, wire cutting을 통하여 $3mm{\times}3mm{\times}3mm$의 크기로 절단한 주석도금된 열전소자를 동 전극에 얹고 1.1KPa의 압력을 가하면서 523K의 핫플레이트 위에서 3분간 방치하여 직접(direct) 열압착 접합을 실시하였다. 접합부의 단면을 SEM을 이용하여 관찰한 결과, 동 전극과 열전소자 사이의 계면에 용융 후 응고된 주석층이 결함없이 균일하게 형성된 양호한 접합부를 관찰할 수 있었다. 따라서, 솔더페이스트를 이용하지 않고, 열전소자 표면에 주석도금을 실시한 후, 동 전극과 직접 열압착 본딩을 실시하는 방법은 균일한 접합계면을 얻을 수 있는 새로운 공정으로 기대된다.