• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2009년도 추계학술발표논문집
• /
• pp.889-892
• /
• 2009

본 연구에서는 R-22와 R-410A를 사용하는 냉난방기의 성능 및 사이클 특성을 조사하기 위하여, R-22와 R-410A를 적용한 냉난방기의 성능을 비교 실험하였다. 이를 위하여 R-22와 R-410A 냉난방기 사이클을 구성하였으며, 냉난방기 시스템의의 성능을 측정하기 위하여 공기엔탈피식 칼로리미터를 사용하였다. 실험을 통해 냉난방 온도조건에서 능력, 소비전력, 온도, 압력 등을 측정하였다. 본 연구결과는 R-410A의 냉난방기 사이클 적용 가능성을 보여주었다. 한편, 실험으로부터 획득된 데이터는 R-410A 냉난방기 개발시 기초 설계자료 및 시스템의 효율향상을 위한 방안으로 활용될 것이다.

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2010년도 제35회 추계학술대회논문집
• /
• pp.93-97
• /
• 2010

액체로켓엔진 단계식 연소 사이클에 대한 에너지 발란스 프로그램을 개발하였다. 엔진을 추력실, 터보펌프, 터빈, 예연소기, 공급계 부품 등으로 모듈화 하여 각 모듈 프로그램을 제어하는 방식을 사용하였다. 이를 통해 에너지, 질유량, 압력의 균형을 맞추었으며 대표적인 단계식 연소 사이클인 스페이스 셔틀 메인 엔진의 자료를 바탕으로 비교 검증하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2022년도 추계학술발표대회
• /
• pp.24-26
• /
• 2022

시스톨릭 어레이는 DNN training 등 인공지능 연산의 대부분을 차지하는 행렬 곱셈을 수행하기 위한 하드웨어 구조로 많이 사용되지만, sparsity 가 높은 행렬을 연산할 때 불필요한 동작으로 인해 효율성이 크게 떨어진다. 본 논문에서 제안된 유동적 시스톨릭 어레이는 matrix condensing, weight switching, 그리고 direct output path 의 방법과 구조를 통해 sparsity 가 높은 행렬 곱셈의 수행 사이클을 줄일 수 있다. 시뮬레이션을 통해 기존 시스톨릭 어레이와 유동적 시스톨릭 어레이의 성능을 비교하였으며 8×8, 16×16, 32×32 의 크기를 가진 행렬을 동일 크기의 시스톨릭 어레이로 연산하였을 때 필요 사이클 수를 최대 12 사이클 절감할 수 있는 것을 확인하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2008년도 춘계학술발표대회
• /
• pp.532-535
• /
• 2008

내장형 시스템에서 캐시 메모리는 시스템의 성능과 전력 소모에 매우 큰 비중을 차지한다. 일반적인 내장형 시스템에 적용되는 집합 연관 구조 캐시는 모든 웨이에 전력을 공급해야 하므로 전력 소모 효율성이 매우 낮다. 이러한 단점을 보완하기 위해 순차 접근 캐시는 데이터가 존재하는 하나의 캐시만 항상 전력을 공급하게 하는 구조를 제안하지만 모든 작업에 1사이클이 더 소모되는 단점을 갖는다. 캐시 웨이 예측 기법은 적중 시 1사이클의 시간에 1개의 웨이에 만 전력을 공급하게 하는 최상의 구조를 갖지만 적중 실패 시 일반적인 집합 연관 구조보다 1사이클이 더 소모되고 똑같은 전력 소비를 가져오는 단점을 갖는다. 본 논문에서는 이 두 구조의 절충안을 통해 데이터 적중 시 웨이 예측 기법과 같은 성능을 가지며 실패 시에도 순차 접근 캐시와 동일한 성능을 보이는 새로운 내장형 시스템을 위한 저전력 캐시 구조를 제안한다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제33권8호
• /
• pp.1123-1128
• /
• 2009

이 논문은 천연냉매를 사용하는 내부 열교환기 부착 캐스케이드 냉동시스템의 작동변수에 대한 기초 설계자료를 제공하기 위해서 본 사이클 성능 특성을 파악하고자 한다. 이 사이클은 R290, R1270, R600a 그리고 에탄과 같은 냉매를 사용하는 저온사이클과 이산화탄소를 사용하는 고온사이클로 구성된다. 주요결과를 요약하면 다음과 같다. 고온측 사이클에는 R744 냉매를, 저온측 사이클에는 R600a를 적용할 경우 가장 높은 성적계수를 나타내었고, 내부 열교환기의 설치 위치에 대한 부분에 대해서는 고온측 사이클에만 내부 열교환기를 설치할 경우 캐스케이드 냉동시스템의 성적계수가 가장 높게 나타났다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제38권1호
• /
• pp.8-14
• /
• 2014

본 연구에서는 R-245fa를 작동유체로 하는 250kW급의 선박폐열회수 발전 시스템을 설계하고 과열기의 구성에 따른 사이클 특성을 연구 하였다. 과열기와 증발기의 직렬연결과 병렬연결의 2가지 조건을 시뮬레이션 하였다. 과열기와 증발기의 직렬연결 시뮬레이션에서는 작동유체 과열에 따른 엔탈피 증가로 4.7%의 출력상승을 얻을 수 있었고, 목표출력을 250kW로 정하였을 경우에는 사이클유량을 4.1% 감소시킬 수 있었다. 과열기와 증발기의 병렬연결 시뮬레이션에서는 사이클의 목표출력을 250kW로 정하였을 경우에 과열기로 가는 열원유체의 유량이 증가함에 따라 사이클 유량이 감소하여 작동유체펌프의 소요동력이 최대 7.9% 감소 하였으며, 유량비율에 따른 사이클효율과 정미효율은 큰 변화가 없었다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제35권2호
• /
• pp.182-188
• /
• 2011

본 논문은 R744-R404A용 캐스케이드 냉동시스템의 기초 설계자료를 제공하기 위해서 성능특성에 대해 분석하였다. 작동변수로는 R404A용 고온사이클과 R744용 저온사이클의 과냉각도와 과열도, 압축효율, 응축과 증발온도이다. 이에 대한 주요결과를 요약하면 다음과 같다. 고온사이클에만 과열도를 주는 것이 가장 높은 COP를 가지는 반면에 저온 고온사이클 모두에 대해 과냉도를 주는 것이 가장 높은 COP를 가진다. 과열도, 과냉각도, 압축효율, 증발온도, 응축온도 등의 인자들이 R744와 R404A용 캐스케이드 냉동사이클의 COP에 영향을 미치는 것을 확인할 수 있었고, 이들 각각의 인자들은 캐스케이드 냉동사이클의 성능을 최대로 하는 캐스케이드 증발온도가 존재함을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.9-15
• /
• 2009

본 논문에서는 고속 ATC(Automatic Threshold Control) 회로 구조를 고안하고 이를 이용하여 고속 ATC 기능을 갖는 버스트 모드 제한증폭기를 설계하였고, $0.8{\mu}m$ SiGe BiCMOS 상용 파운드리 기술을 이용하여 제작하였다. 제작된 버스트 모드 제한증폭기는 $PRBS=2^7-1$에서 무에러(error free)의 아이를 보였고, 160ps이내의 지터 특성과 95ps이내의 상승/하강시간을 보였다. ATC특성 측정결과 버스트 데이터의 신호의 초기부터 안정되게 파형을 잘 잡아낼 정도로 빠른 ATC동작이 이루어지고 있어 고안한 ATC회로의 고속특성을 확인할 수 있었다. 그러나 버스트 초기에서 듀티사이클 왜곡이 발생했고, 입력 신호의 크기가 커짐에 따라 듀티사이클이 59%까지 증가하는 특성을 보였다. 그러나 10 사이클이 지난 후에는 모든 입력 신호의 크기에 대해 듀티사이클이 52% 이내로 안정화되고 있음을 확인하였다

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2012년도 제38회 춘계학술대회논문집
• /
• pp.52-57
• /
• 2012

액체로켓은 연소기, 가스발생기, 터보펌프, 터빈 등으로 구성된 시스템이며, 각 요소들을 연결해주는 공급계 부품들로 구성되어 있다. 각 부품들이 액체로켓 성능에 복합적인 영향을 미치기 때문에 개념설계 전 시스템의 전체적인 예비해석이 반드시 필요하다. 액체로켓 엔진 시스템의 각 구성품 모듈을 고려한 통합 해석 프로그램의 개발은 이루어지지 않았다. 본 논문에서는 액체로켓 공급계 부품의 모델구성 및 검증을 거친 후 가스발생기 사이클 구성하였으며, 대표적인 가스발생기 사이클인 F-1 엔진의 결과와 비교하였다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.765-770
• /
• 2012

본 논문에서는 인트라 모드 결정으로 인해 발생되는 연산 복잡도 문제를 줄이기 위해 DCT 기반 인트라 예측을 사용하는 효율적인 하드웨어 구조를 제안한다. 제안된 하드웨어 구조는 처음 입력 블록에 대해 DCT를 수행하고 DCT 계수의 특성을 이용하여 에지 방향성을 예측한다. 그리고 예측된 에지 방향에 해당하는 모드에 대해서만 화면 내 예측을 수행함으로써 복잡도 문제를 해결하였다. DCT 하드웨어 구조는 4개의 덧셈기와 4개의 뺄셈기, 2개의 쉬프트 연산기로 구성된 Transform_PE를 이용하여 Multitransform_PE를 구현하였고 $4{\times}4$ 블록 DCT를 1 사이클에 계산한다. 또한, 15개의 덧셈기, 15개의 쉬프트 연산기로 구성된 Intra_pred_PE를 통해 2 사이클에 하나의 화면 내 예측을 수행한다. 따라서 하나의 매크로블록을 인코딩할 때 517 사이클을 소요하며 기존의 하드웨어 구조 보다 수행 사이클 수에 있어서 17%의 성능이 향상됨을 보였다. 본 논문의 하드웨어 구조는 DCT 기반 인트라 예측 알고리즘을 사용하며 Verilog HDL을 이용하여 구현되었고, 매그나칩 공정 $0.18{\mu}m$ 셀 라이브러리로 합성 결과 최대 125MHz에서 동작함을 확인하였다.