• 전자공학회논문지
• /
• 제52권10호
• /
• pp.16-20
• /
• 2015

본 논문에서는 차세대 저장장치로 주목받고 있는 멀티레벨 홀로그래픽 데이터 저장장치에서 여러 가지 레벨의 변조부호를 제안하고 이들의 성능을 알아본다. 멀티레벨 변조부호는 한 픽셀에 1비트 이상 저장이 가능하기 때문에 저장용량을 증가시킬 수 있으며, 동일한 픽셀 개수에서 더 많은 코드워드의 표현이 가능하다. 따라서 코드워드간 최소거리가 큰 변조부호를 만들 수 있으며 이런 성질은 오류정정 능력을 가지는 변조부호를 구성할 수 있다. 부호율을 1/2로 고정하고 제안된 변조부호들의 성능을 조사한 결과, 레벨 수가 커서 최소거리가 큰 변조부호의 성능보다 낮은 레벨이기 때문에 최소거리가 작은 변조부호가 더 좋은 성능을 보였다.

• 한국통신학회논문지
• /
• 제30권8C호
• /
• pp.754-761
• /
• 2005

본 논문에서는 나카가미-n(라이시안) 페이딩 채널 상에서 그레이 부호화된 직사각 QAM(Rectangular-QAM) 신호를 최대비 합성(maximal ratio combining) 다이버시티로 수신하는 경우 비트노율(Bit Error Rate, BER)을 계산하는 수식을 다양한 채널에 적용할 수 있도록 일반적 형태로 유도하고 그 성능 분석을 실시한다. 유도된 BER 수식은 휘태커 함수)Whittaker function)와 초기하 함수(confluent hypergeometric)로 표현된다. 또한 M-PSK와의 성능 비교를 통하여 나카가미-n 페이딩 채널의 특성을 확인한다. BER 수식이 일반적인 형태로 유도되었기 때문에 가시 경로(line-of-sight)를 가지는 통신채널이나 위성통신 채널의 성능분석에 본 논문에서 유도한 BER 수식을 쉽게 적용할 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.361-363
• /
• 2005

본 논문에서는 MPEG-4 Version2 Audio 표준에 근거하여 낮은 연산부담을 갖는 독자적인 엘고리즘을 적용한 MPEG-4 BSAC Audio 디코더를 개발하였다. 개발된 BSAC 디코더는 32bit RISC 구조를 갖는 Intel Xscale Processor 기반 시스템에 최적화하여 구현 및 평가를 수행하였다. 수행속도 증가 및 연산 정밀도 향상을 위해 각 기능 블록별 기능 및 구현 원리 연구와 32 bit 연산 구조를 파악하여, 이를 고정소수점 연산 구조로 구현함으로써 성능을 향상시켰다. 유한비트에 따른 오차 영향을 최소화하기 위해 데이터의 표현 범위에 대한 연구를 통해 근사한 오차를 최소화 하여 연산 정밀도를 향상 시키고자 하였다. 비선형 양자화기 및 filter bank 등 상대적으로 높은 연산 부담을 갖는 기능 블록은 Table look-up, 보간법, 지수연산 제거, pre/post scrambling 기법 등을 적용하여 최적화 하였다. 최종적으로 개발된 BSAC 디코더는 32 bit 연산 구조의 X-scale 프로세서를 탑재한 Development Board와 WindowsCE OS로 구성된 타겟 system에 이식하여 performance 평가하였으며, 높은 연산 정밀도 및 다른 수행속도를 확인할 수 있었다. 주관적인 청각 평가에서도 MPEG-4 reference 디코더와의 음원의 차이가 거의 없음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.80-86
• /
• 2003

타원곡선 암호(Elliptic Curve Crypto-graphy : ECC)는 기존의 어떤 공개키 암호 시스템보다 우수한 비트 당 안전도를 제공하고 있어 최근 큰 관심을 끌고 있다. 타원곡선 암호 시스템은 보다 작은 키 길이를 갖고 있어 시스템의 구현에 있어서 작은 메모리 공간과 적은 처리 전력을 필요로 하므로 다른 암호화 방식에 비해 임베디드 어플리케이션에 적용하는데 유리하다 본 논문에서는 제곱 연산이 용이한 정규기저로 표현된 유한체에서의 곱셈기를 구현하였다. 이 곱셈기는 타원곡선 암호에서 사용되는 GF(2/sup 193/) 상에서 구현하였고, Massey와 Omura가 제시한 병렬 입력-직렬 출력 곱셈기의 구조를 변형하여 출력의 크기와 설계면적을 조절할 수 있다. 또한 제안한 곱셈기를 적용하여 정규기저 역원기를 구현하였다. 곱셈기와 역원기는 HDL을 이용하여 설계하구 0.35㎛ CMOS 셀 라이브러리를 이용하여 구현하였으며 시뮬레이션을 통해 동작과 성능을 검증하였다.

• 전자공학회논문지S
• /
• 제36S권6호
• /
• pp.9-16
• /
• 1999

이 논문에서는 렘펠의 D-준동현사상을 바탕으로 하여 드브루인 수열을 만드는 효과적인 알고리즘을 제안한다. 이 알고리즘에서는 k차 드브루인 수열에서 n차 드브루인 수열의 다음 비트을 만드는데 필요한 배타논리합 연산수는, r의 2진 표현에서 1의 갯수를 W(r)이라 쓸 때, $k(2^{W(n-k)}-1)$쯤임을 보인다: 딸서, 드브루인 함수를 잘 고르면 이 수는 k가 된다.

• 전자공학회논문지B
• /
• 제33B권1호
• /
• pp.161-169
• /
• 1996

본 논문에서는 동영상 압축의 핵심 기술인 움직임 벡터 추정에 있어서 신경 회로망을 이용한 벡터 양자화에 의해 탐색 영역을 예측하는 방법을 제안한다. 훈련영상을 입력으로 하여 전역 탐색법 등에 의하여 구해진 움직임 벡터를 이용하여 움직임 벡터 코드 북을 생성하고 이를 예측 탐색 점으로 이용한다. 움직임 벡터 코드 북을 생성하기 위해서 병렬 처리 특성과 다양한 학습 알고리즘을 갖는 신경 회로망을 이용하였다. 제안된 방법은 움직임 벡터들의 높은 공간적 상관성을 이용하게 되고 결과적으로 적은 탐색 점으로 움직임 벡터를 추정할 수 있으므로 계산량을 줄일 수 있을 뿐 아니라 움직임 벡터를 표현하기 위해 소요되는 비트 수도 크게 줄일 수 있다. 모의 실험을 통하여 제안된 방식이 기존의 고속 블록 매칭 알고리즘보다 우수함을 보였다.

• 한국컴퓨터산업학회논문지
• /
• 제3권8호
• /
• pp.1085-1092
• /
• 2002

일상생활에서 대부분의 정보는 시각에 의해 얻어지고 있으므로 영상 정보 처리에 관한 연구는 오래 전부터 행하여져 왔다. 영상을 디지털 정보로 표현하기 위해서는 많은 양의 데이터가 필요하며, 이를 저장하거나 전송하기 위해 데이터 압축이 필수적이다. 최근에 이르기까지 영상 압축 표준안에 채택된 대부분의 영상 압축기법들은 영상을 이루는 각 픽셀간의 상관관계를 주파수 영역으로 변환하여 압축하는 변환 부호화 방법들이 주종을 이루어 왔다. 이 방법은 약 20:1 이상의 압축비에서는 복원 영상의 왜곡 정도가 심하게 나타나며, DCT을 근간으로 하는 경우에 화질을 열화 시키는 블록킹 현상이 두드러지게 나타나는 것으로 알려져 있다. 이에 전처리과정으로 원영상을 축소 변환 후, 쿼드트리 분할 기법을 적용함으로써 압축율을 높이고, 가변적으로 크기변환과 오프셋 비트의 크기를 적용하여 효율적인 압축율을 얻기 위한 조건에 대해 연구한다.

• 한국멀티미디어학회논문지
• /
• 제5권5호
• /
• pp.552-561
• /
• 2002

본 논문은 쾌속조형(rapid prototyping) 시스템에서 사용되며 3D 기하학적 형상을 가지는 STL 파일에 워터마크를 삽입하고 추출하는 방법에 관한 연구이다. 제안된 알고리즘은 3D 형상의 왜곡이 없도록 하기위해, 패싯의 법선 영역과 꼭지점 영역에 워터마크를 삽입한다. 워터마크 비트들은 법선의 위치와 꼭지점의 순서 정보를 이용하여 삽입된다 제안된 알고리즘은 패싯의 저장 순서에 대한 종속성이 없으며, 워터마크의 비가시성 (invisibility)을 충족한다. 제안된 알고리즘으로 3D 기하학적 형상에 워터마크를 삽입하고 추출하는 실험 결과들은 STL로 표현된 3D원형상에 영향을 주지 않고 워터마크의 삽입과 추출이 가능함을 보여준다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권9호
• /
• pp.1055-1063
• /
• 1999

공개키 암호화 시스템에서 주된 연산은 512비트 이상의 큰 수에 의한 모듈러 지수 연산으로 표현되며, 이 연산은 내부적으로 모듈러 곱셈을 반복적으로 수행함으로써 계산된다. 본 논문에서는 Montgomery 알고리즘을 분석하여 right-to-left 방식의 모듈러 지수 연산에서 공통으로 계산 가능한 부분을 이용하여 모듈러 제곱과 모듈러 곱셈을 동시에 수행하는 선형 시스톨릭 어레이를 설계한다. 설계된 시스톨릭 어레이는 VLSI 칩과 같은 하드웨어로 구현함으로써 IC 카드나 smart 카드에 이용될 수 있다.Abstract The main operation of the public-key cryptographic system is represented the modular exponentiation containing 512 or more bits and computed by performing the repetitive modular multiplications. In this paper, we analyze Montgomery algorithm and design the linear systolic array for performing modular multiplication and modular squaring simultaneously using the computable part in common in right-to-left modular exponentiation. The systolic array presented in this paper could be designed on VLSI hardware and used in IC and smart card.

• 방송공학회논문지
• /
• 제5권1호
• /
• pp.31-40
• /
• 2000

본 논문에서는 MPEG-7의 여러 가지 서술자 중 영상의 에지 정보를 효과적으로 표현하기 위한 에지 히스토그램 서술자를 제안한다. 영상에서 추출된 에지 정보를 효율적으로 서술하기 위하여 영상 전체(global), 부분 영역(semi-global), 그리고 국부(local) 영역에 대한 에지 히스토그램으로 구분하여 에지 히스토그램 서술자의 구조를 채택하였다. 또한, 제안된 서술자의 에지 검출 기법은 기존의 픽셀단위 검출 방법과는 달리 블록단위 에지 검출을 사용함으로써 에지 특징의 추출 속도를 높이며 블록을 압축의 기본단위로 하는 MPEG-1, 2의 압축 비트스트림에서도 빠른 속도로 직접 에지 특징을 검출할 수 있는 장점이 있다. 제안된 방법이 MPEG-7의 비균질 질감 서술자로써 같은 부류에 속하는 웨이브릿 기반 서술자 및 국부 에지 기반 서술자와 비교하여 검색 효율과 특징 추출 속도가 모두 우수함을 실험을 통해 확인하였다.