• 전자공학회논문지
• /
• 제51권7호
• /
• pp.251-257
• /
• 2014

비터비는 상관성이 없는 노이즈 환경 하에서 이산 유한 상태 기계(FSM)의 상태 변이를 추정하는데 사용되는 알고리듬이다. 본 논문에서는 FSM의 상태를 추정하기 위해 해밍 네트워크를 변형하여 상태 병렬 및 블록 병렬 처리 비터비 복호기를 제안한다. 제안된 mHN(modified Hamming Network)는 길쌈 부호를 복호함으로써 기존의 비터비 복호기와 같은 동작을 수행한다. 제안된 비터비 복호기은 기존의 비터비 복호기보다 약 10% 낮은 복잡도를 제공하며, 40%의 수행시간을 단축시킬 수 있다.

• 한국정보통신학회논문지
• /
• 제7권3호
• /
• pp.384-389
• /
• 2003

새로운 two-step SOVA 복호기 구조가 제안된다. Trace-back단의 survivor memory에 dual-port RAM 개념이 적용되어, 기존 two-step SOVA 방식에 비해서 복호 지연의 현격한 감소가 가능해진다. Path metric 차이의 절대값이 ACS단 내부에서 계산됨으로써, 기존 two-step SOVA 방식에 비해 시스템의 복잡성이 크게 줄어든다. 제안된 SOVA 복호기 구조는 verilog HDL로 기술되어 동작 시뮬레이션을 거쳐 구조의 타당성이 검증되었으며, FPGA로 구현되었다. 구현된 SOVA복호기는 종래의 비터비 복호기에 가까운 데이터 처리율을 보여주었으며, 구현에 사용된 FPGA 소자 자원은 종래의 비터비 복호기의 약 1.5배 정도이다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2004년도 정기총회 및 학술대회
• /
• pp.181-183
• /
• 2004

본 논문은 패킷 방식의 OFDM(orthogonal frequency division multiplexing) 시스템에서 등화기 출력과 비터비 복호기 출력을 이용한 잔존 주파수 옵셋 추정 법을 제안한다 패킷 방식의 OFDM에서는 패킷의 앞 부분의 훈련열을 이용하여 한번 추정하기 때문에 시간이 지남에 따라 추정 오차에 의한 위상 회전이 축적된다. 이러한 위상 회전의 축적을 막기 위해 등화기 출력과 비터비 복호기의 출력에서 잔존 주파수 옵셋을 추정하여 매 심볼마다 보상한다. 잔존 주파수 옵셋의 추정은 먼저 첫 번째 심복의 등화기 출력과 그것의 비터비 복호기 출력 사이에서 위상차를 구한다. 두 번째 심복의 위상차도 처음 심복과 같은 방법으로 구한다. 두 번째 구한 위상차는 이전 심볼의 위상차에서 잔존 주파수 옵셋의 영향이 더해져 있다. 이득 두개의 위상차의 차로부터 잔존 주과수 옵셋을 구할 수 있다. 이 방법은 전송된 데이터를 사용하여 추정하기 때문에 추가적인 훈련열을 사용하지 않고 매 심볼마다 보상을 할 수 있다는 장점이 있다.

• 한국통신학회논문지
• /
• 제22권7호
• /
• pp.1468-1476
• /
• 1997

상태축약심볼열추정(RSSE: Reduced State Sequence Estimation) 수신기는 비터비 복호기와 채널 추정기로 구성된다. 이동통신과 같이 채널이 변하는 환경에서는 적응 채널추정기(adaptive channel estimator)로 채널의 변화를 계속적으로 추정해야 한다. 일반적으로 사용되는 채널 추정기는 임시결정된 비터비 복호기의 출력을 사용하여 채널을 추정 하는데, 비터비 복호기에서 잘못된 결정을 내릴 경우 이로 인해 오류전파(error propagation)가 발생할 수있다. 본 논문에서는 좀더 정확한 채널 추정과 오류전파를 막기 위해 경로 메모리를 사용하는 새로운 채널추정기를 사용한다. 이 채널 추정기는 비터비 복호기의 여러 경로중에서 가장 작은 경로를 선택하여 그 경로상의 신호를 이용하여 채널 추정을 행한다. 그리고 채널 추정기의 적응 알고리듬으로서 LMS(Least Mean Square)알고리듬과 Recursive Least Square(RLS) 알고리듬을 사용하여 비교한다. 실험 결과를 통해 제안된 채널 추정기를 사용하는 RSSE 수신기가 기존의 채널 추정기를 사용하는 RSSE 수신기에 비해 더 나은 성능을 나타내는 것을 볼 수있으며, 페이딩이 존재하는 이동통신 환경에서는 LMS 알고리듬이 적합하지 않음을 알 수있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.93-96
• /
• 2008

부호화율과 구속장을 선택적으로 지정할 수 있는 다중 표준용 파라미터화된 비터비 복호기의 효율적인 설계에 대해 기술한다. 설계된 비터비 복호기는 부호화율 1/2과 1/3, 구속장 7과 9를 지원하여 4가지 모드로 동작하도록 파라미터화된 구조로 설계되었으며, 각 동작모드에서 공통으로 사용되는 블록들의 공유가 극대화되는 회로구조를 적용하여 면적과 전력소모가 최소화되도록 하였다. 또한, one-point 역추적 알고리듬에 최적화된 ACCS (Accumulate-Subtract) 회로를 적용하여 완전 병렬구조에 비해 ACCS 회로의 면적을 약 35% 감소시켰다. 설계된 비터비 복호기 코어는 0.35-um CMOS 셀 라이브러리로 합성하여 79,818 게이트와 25,600비트의 메모리로 구현되었으며, 70 MHz 클록으로 동작하여 105 Mbps의 성능을 갖는다.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.67-72
• /
• 2001

기존 IS-95 시스템과 달리 IMT-2000 시스템에서 사용되는 길쌈부호는 다양한 부호율을 가지며, 데이터 전송속도(최대 384 kbps) 또한 다양하다. 그리고 채널 부호화된 심볼들은 심볼율을 정합하기 위하여 최대 8번 반복하여 전송된다. 이로 인해 IMT-2000 시스템은 IS-95 시스템에 비해 데이터율이 최대 40배, 입력 버퍼가 80배 증가하게 된다. 이러한 하드웨어의 복잡도를 줄이기 위해 IS-95 시스템에서 채용된 비티비 복호기의 4비트 연성판정을 대치한 수 있는 3비트 연성판정이 필요하다. 이에 대해, 본 논문에서는 IMT-2000 시스템에 적용할 수 있으며, 4비트 연성판정 비터비 복호기를 대체할 수 있는 3비트 연성판정 비터비 복호기 구조를 제시하며, 심볼 반복율에 따라 증가된 심볼 표현을 위한 비트수를 3비트로 표현할 수 있는 새로운 SMT(Symbol Metric Table)를 생성한다.

• 한국항행학회논문지
• /
• 제8권2호
• /
• pp.190-196
• /
• 2004

제 2세대 및 제 3세대 이동 통신의 오류정정코드 기능으로 사용되는 비터비 복호기 알고리즘은 많은 연산량을 차지하고 구속장의 길이 K가 표준에 따라 다르므로, 소프트웨어 라디오와 같은 응용을 위해서는 비터비 알고리즘을 효율적으로 처리 할 수 있는 하드웨어 구조의 개발이 필요하다. IS-95와 GSM 표준의 경우, 비터비 알고리즘은 K=7이며 WCDMA와 CDMA2000의 경우 K=9가 사용된다. 본 논문에서는 비터비 복호과정에서 필요한 상태천이 경로를 감소시켜 K=3~9 범위의 구속장과 1/2~1/3 범위의 데이터율까지 복호 할 수 있는 적응 비터비 복호기의 하드웨어 구조를 제안한다. Altera Cyclone EP1C20F400C8 디바이스를 타겟으로 프로토타이핑한 결과, 제안된 하드웨어 구조는 최대19,276의 로직 엘리먼트와 최대222.6mw의 소비전력이 필요함을 확인하였다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.838-844
• /
• 2020

본 논문에서는 검출과 복호가 결합된 효율적인 비터비 알고리즘 (joint Viterbi detection and decoding (JVDD))의 저복잡도 하드웨어 설계 및 구현 결과를 제시한다. 길쌈부호화된 GMSK 신호가 BLE 5.0 표준으로 채택 되어있으므로 검출과 복호를 위해 두개의 비터비 프로세서가 필요하다. 그러나, 제안된 JVDD 알고리즘은 GMSK에 의해서 유발된 심볼간의 간섭정보(ISI : inter-symbol interference)가 반영된 가지 메트릭 (branch metric)을 사용하여 단지 하나의 비터비 만을 사용하여도 검출과 복호 수행이 가능하며, 성능 저하 없이 복잡도 감소가 가능하다. JVDD 알고리즘을 적용한 BLE 비터비 복호기의 하드웨어 구현을 위해 효율적인 구조 설계가 수행되었다. 제안된 구조는 1 클럭 사이클 동안 복호를 완료할 수 있기 때문에 저지연 및 저면적 구현이 가능하다. 제안된 비터비 복호기는 Verilog-HDL을 이용하여 RTL 설계되었고, GF 55nm 공정을 활용하여 논리합성 및 구현되었다. 합성결과 12K 게이트 수를 포함하였으며 메모리 유닛 및 초기 지연시간은 MSE (modified state exchange) 대비 33% 감소 가능함을 확인하였다.

• 한국통신학회논문지
• /
• 제30권4C호
• /
• pp.185-190
• /
• 2005

IS-95와 IMT-2000 시스템에서 사용되고 있는 여러 종류의 길쌈 부호기를 부호율 1/2, 구속장 3인 길쌈 부호기로 한정하여, 비터비 복호기에 복호길이 6인 Sliding-Window와 Neural Network의 LVQ(Learning Vector Quantization)및 PVSL(Prototype Vectors Selecting Logic)을 적용하여 순방향 실시간 복호기를 구현한다. 이론적으로 제한된 AWGN 채널환경에서의 심볼 전송전력 $S/(N_{0}/2)=1$을 성능비교 조건으로 하여 순방향 실시간 복호기와 기존의 비터비 복호기의 $강\cdot연판정$ BER 성능과 하드웨어 구성을 $비교\cdot분석$하여, 본 논문에서 제시된 순방향 실시간 복호기의 BER 성능의 우수성과 비화통신의 장점 및 하드웨어 구성의 단순합을 검증하였다.

• 한국정보통신학회논문지
• /
• 제18권6호
• /
• pp.1323-1329
• /
• 2014

본 논문은 인접 심볼 간의 간섭이 발생하지 않는 최대 데이터 전송률인 Nyquist rate 보다 빠르게 데이터를 전송하여 전송량을 증가시키는 FTN(Faster than Nyquist) 기법을 이용하여 효율적인 복호 방식을 분석한다. FTN 신호 전송시 발생하는 ISI(Inter-Symbol Interference) 를 최소화하기 위해 간섭량을 비터비 등화기의 가지 정보로 활용하여 비터비 등화기 모델을 제안한다. 본 논문에서는 FTN 신호를 복호하기 위해 BCJR 기법을 이용한 비터비 등화기와 LDPC 복호기간의 반복으로 이루어진 터보 등화 기법을 이용하여 복호한다. BCJR 복호시 트렐리스 구조를 본 논문에서는 유클리디언 거리를 최대로 함으로써 기존의 방식보다 성능이 향상됨을 알 수 있으며, 이에 따른 FTN 신호의 전송량 증가별 성능을 비교한다.