• 한국전자통신학회논문지
• /
• 제14권3호
• /
• pp.529-536
• /
• 2019

스마트 센서 시스템에 압전 에너지 하베스터를 적용하기 위해서는 AC-DC 정류기를 비롯한 에너지 하베스트 인터페이스 회로가 필수적이다. 본 논문에서는 기본적인 회로인 Full Bridge Rectifier(: FBR) 회로와 동기식 압전 에너지 하베스트 인터페이스 회로의 성능을 보드레벨 시뮬레이션으로 비교하였다. 그 결과, 동기식 압전 에너지 하베스트 인터페이스 회로 중 하나인 Synchronous Electric Charge Extraction(: SECE) 회로가 FBR에 비해 출력 전력이 약 4 배 이상 더 컸고, 부하 변동에도 변화가 거의 없었다. 그리고, 출력 전압이 40V 이상인 압전 에너지 하베스터용 SECE 회로에 필수적인 고전압 비교기를 0.35 um BCD 공정으로 설계하였다. 설계한 고전압 비교기를 적용한 SECE 회로는 출력 전력이 FBR 회로 보다 427 % 향상됨을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.105-113
• /
• 2004

본 논문은 B-I (delay insensitive) 모델을 사용하는 비동기 프로세서의 메모리 동작 완료 신호 생성 회로를 제안한다. 제안된 설계 방법은 더미셀과 완료 신호 생성 회로를 이용하여 메모리의 읽기 및 쓰기 동작의 완료 신호를 생성한다. 비트라인과 메모리 셀의 지연을 고려하여 메모리를 지수적 블록 크기로 나누어 최소의 완료 신호 회로를 추가하여 D-I 모델로 동작하는 메모리를 설계하였다. 각 구역의 크기가 지수적으로 증가하도록 메모리를 분할하는 제안된 분할 알고리즘은 기존의 동일한 크기를 갖는 구역들로 메모리를 분할하는 방법에 비해 약 40% 정도 동작 지연을 개선하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
• /
• pp.610-612
• /
• 2001

시간 제약 조건을 가진 타임드 페트리넷으로부터 최적화된 비동기식 제어회로를 생성하기 위해서는 시간 분석을 통하여 도달 가능한 상태만으로 구성된 축소 상태 그래프를 생성하는 작업이 매우 중요하다. 본 논문에서는 기존의 방법들이 적용 가능한 타임드 페트리넷의 범주에 제약을 가하거나 혹은 회로의 합성과는 직접적인 상관없이 시간 분석을 위하여 대규모의 시간 상태 그래프를 부가적으로 생성하는 문제를 해결하기 위하여 타임드 페트리넷으로부터 축소된 시간 상태 그래프를 직접적으로 생성하는 방법을 제안 한다 실험 결과는 제안된 방법이 모든 범주의 타임드 페트리넷으로부터 빠른 시간 내에 합성에 충분한 축소된 상태그래프를 생성함을 보여준다.

• 대한전자공학회논문지
• /
• 제16권1호
• /
• pp.1-8
• /
• 1979

비동기 디지탈 변조 시스템은 일반적으로 아날로그(analog) 신호를 시간축상에 샘플링(sampling)하지 않고 진폭축상에서 양자화하기 때문에 그 출력펄스는 보통 랜덤(random)하여 재래의 동기식 시분할 다중방식은 적용하지 못한다. 아날로그 신호를 터지탈 코오드화하게 되면 전송회로의 비직선성이나 중계기의 잡음 누적 등의 문제점이 어느 정도 해소되므로 여기에 Pierce의 다중통신 방식(1)을 적용하기로 하고 이를 실현시키는데 알맞는 디지탈 변조방식에 대해서 고찰하였다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2000년도 제11회 정기총회 및 00년 동계학술발표회 논문집
• /
• pp.290-291
• /
• 2000

광전달망에서 전송용량의 폭발적인 수요 증가에 대처하기 위한 최적의 솔루션으로 파장분할다중화(WDM: wavelength division multiplexing) 방식이 도입되고 있으며, 그 적용 영역 또한 장거리 시외망, 단거리 시내망부터 인터넷 트래픽 전달용 백본망을 위한 핵심기술로 정착될 것으로 예측하고 있다. WDM 광전송 방식은 기존의 시분할 다중(TDM: time division multiplexing) 방식이 갖는 동기식(SDH: synchronous digital hierarchy) 전송기술의 한계를 보완할 수 있으며, 신호의 다중화 및 역다중화 구성체계가 단순하고, 입력 광신호에 대한 신호속도나 형태등의 제한도 없기 때문에, 기존의 동기식 전송에 비해 전송용량을 쉽게 확장할 수 있다는 장점을 가지고 있다. (중략)

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 춘계 학술대회 논문집
• /
• pp.82-87
• /
• 2001

본 논문에서는 IP(Intellectual Property)와 IP 간의 핸드쉐이킹 신호를 비동기 논리회로로 대체 하도록 할 수 있는 인터페이스 논리의 생성 방법에 대하여 기술한다. 특히 핸드쉐이킹 을 위하여 레벨형 입력과 펄스형 입력이 혼합된 비동기 타이밍 파형만 제시되었을 경우 이 파형을 흐름도로 변환시키고 변환된 흐름도에 의하여 VHDL 코드로 대체하는 새로운 \"파형 변환 알고리즘:Wave2VHDL\"을 제안한다. 또한 제안된 알고리즘으로부터 추출한 VHDL 원시 코드를 기존의 국내외 CAD 툴(Tool)에 적용함으로서 IP 인터페이스를 위한 비동기식 전자회로가 생성됨을 확인하고 시뮬레이션 결과와 제시된 타이밍도가 일치함을 증명한다.일치함을 증명한다.

• 한국콘텐츠학회논문지
• /
• 제10권3호
• /
• pp.64-71
• /
• 2010

최근에는 프로세서의 고성능화에 따라 명령어 캐시와 데이타 캐시를 분리하는 구조의 설계가 일반적이다. 본 논문에서는 혼합 지연모델을 갖는 비동기식 명령어 캐쉬구조를 제안하며, 데이타 패스에는 지연무관인 회로모델을 적용하고 메모리 에는 번들지연모델을 도입하였다. 요소기술로는 명령어 캐시는 CPU, 프로그램 메모리와 4-상 핸드쉐이크(hand-shake) 프로토콜로 데이터를 전달하고, 8-K바이트, 4상 연관의 맵핑 구조를 가지며 Pseudo-LRU 엔트리 교체알고리즘을 채택하였다. 성능분석을 위하여 제안된 명령어 캐시를 게이트레벨로 합성하고 32비트 임베디드 프로세서와 연동하는 플랫폼을 구축하였다. 구축한 플랫폼에서 MI벤치마크 프로그램을 테스트하여 99%의 캐시히트율과 레이턴시가 68% 감소하는 결과를 얻었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권4호
• /
• pp.394-400
• /
• 2000

동기화는 병렬 프로그램의 수행이 정확하게 이루어지도록 하기 위해 공유 데이타나 프로그램상의 임계구간(critical section)에 대해 배타적인 수행을 보장하는 것을 목적으로 한다. 배타적인 프로그램의 수행은 병렬 프로그램의 병렬성을 제한하므로 효율적인 동기화는 높은 성능의 병렬 프로그램 수행을 위해 반드시 필요하다. 이런 필요에 의해 응용 프로그램이나 시스템의 특성을 이용하여 동기화의 성능을 높이는 기법들이 고안되었다. 본 논문에서는 모의실험을 통해 캐시에 기반을 둔 NUMA(Non-Uniform Memory Access) 시스템에서 나타나는 기존 동기화의 비효율성을 분석하여 제시하고, 이 비효율성을 제거할 수 있는 Freeze&Melt 동기화 기법과의 성능을 비교한다. 제시된 결과를 통해 Test-and-Test&Set 동기화는 동기화 과정에서 발생하는 방송(broadcast) 작업에 의해 비효율이 발생하고, QOLB(Queue-On-Lock-Bit) 동기화는 공유 데이타나 임계구간을 수행할 프로세서의 순서가 미리 정해져 있다는 점에 의해 비효율이 발생함을 확인할 수 있다. 이와 같은 단점들을 극복하고자 제안된 Freeze&Melt 동기화를 이용하여 임계구간을 수행하기까지 대기하는 시간과 임계구간을 수행하는 시간을 줄이고, 클러스터간의 통신량(traffic)을 감소시킴으로써 성능의 향상을 이룰 수 있다.

• 한국동물번식학회:학술대회논문집
• /
• 한국동물번식학회 2001년도 춘계학술발표대회
• /
• pp.84-84
• /
• 2001

한우 농가의 다두화 사육규모에 적합한 번식관리모델 제시 및 수태율 증진을 위한 발정제어 방법을 개발하고자 수행하였다. 1. 년중 번식구의 분만간격은 412.9일, 수태당종부횟수 1.76회에 반하여 계절번식 I구와 II구는 각각 370.4일과 1.51회, 376.5일과 1.48회로 나타났다. 2. 송아지 생산율에 있어서 년중번식구 78.2%(174/184), 계절번식 I구 71.7%(99/138)에 비해 계절번식 II구에서는 79.2%(172/217)로 효율이 다소 높았다. 3. 발정유기방법별 동기화율에 있어서 PGF$_2$$_{\alpha}$ 2회 투여법에서 68.1%(141/207), PRID 삽입법 71.42%(15/21), CIDR 삽입법 86.3%(33/38)에 비해 GnRH-PGF$_2$$_{\alpha}$-GnRH 처리법은 93.1%(216/232)로 효율이 가장 높았다. 4. 발정유기방법별 1회 수정수태율은 PGF$_2$$_{\alpha}$ 2회 투여법 55.1%(64/l16), PRID 삽입법 54.0%(20/37), CIDR 삽입법 58.6%(17/29), 일괄수태법 58.8%(60/102)로 나타났고, 수태율은 각각 75%(87/116), 81%(30/37), 89.6%(26/29), 91.1%(93/102)였다. 5. 일괄수태 처리후 수정시점에 따른 수태율은 최종 GnRH 투여후 16~20 시간구가 65.3%로 가장 좋았다.

• 대한전자공학회논문지TC
• /
• 제44권8호
• /
• pp.17-22
• /
• 2007

본 논문에서는 1-bit 샘플러를 사용한 비동기식 초광대역 임펄스 수신기의 임계값 추정 알고리즘을 제안하였다. 수신된 신호의 에너지를 측정하여 임계값을 추정하는 기존의 방식과 달리 제안된 임계값 추정 알고리즘은 1-bit 샘플러를 통과한 이진 데이터만을 사용함으로써 하드웨어적인 복잡도를 크게 낮추었으며, 이론적인 최적 임계값에 근접한 성능을 나타내었다. 제안된 임계값 추정 알고리즘은 이론적인 검증과 함께 IEEE 802.15.4a의 채널 모델을 이용한 컴퓨터 모의실험을 통해 성능을 입증하였다.