• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.33-35
• /
• 1999

이 논문에서는 폭넓게 사용되지만 컴퓨터의 메모리 계층 구조상에서 병목지점으로 알려진 하드디스크의 획기적인 성능향상을 위해서 메모리 시스템이 내장된 새로운 형태의 디스크 구조를 제안한다. 제안하는 디스크 구조에서는 디스크에 메모리를 혼용하여 사용함으로써 디스크 응답시간을 크게 줄이고, 입출력을 빠르게 처리할 수 있다. 64MB까지의 디스크 메모리를 탑재한 경우 두 가지 실제 트레이스에 의한 시뮬레이션 결과 20여명이 사용하는 공유 시스템의 작업부하에서는 최대 80% 정도의 히트율을 통하여 최대 1/2, 그리고 개인용 시스템의 경우 초대 85% 가량의 히트율을 통해 1/5 수준으로 응답시간을 단축할 수 있었다. 앞으로 디스크에 단순히 메모리를 추가하는데 그치지않고 데이터 블록의 배치 방법, 데이터 분산 배분 방법, 보관정책, 선인출 방법 등을 이용하면 추가된 디스크 메모리의 효용을 극대화할 수 있다.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2008.04a
• /
• pp.111-114
• /
• 2008

보안이 중요시 되는 공간에서 지능형 감시 시스템의 필요성이 점차 중요시 되고 있다. 본 논문에서는 embedded Linux 기반의 Mobile Robot에 Network Camera를 탑재 하여 침입자를 추적할 수 있는 시스템 구현에 목적을 두고 있다. Network Camera부터 Wireless Lan을 이용하여 서버로 영상을 전송하고, 서버에서 블록매칭 알고리즘을 이용하여 침입자의 이동경로를 파악하며 침입자에 대한 방향 정보를 전송하여 침입자를 추적한다. 로봇이 침입자를 추적함에 따라 침입자의 유효 영상을 얻는다. 본 논문에 의해서 구현된 시스템은 다른 감시 시스템과 연동하여 지능형 감시 시스템으로서 신뢰성을 더할 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06c
• /
• pp.49-52
• /
• 2011

모바일 폰에서는 데이터 저장을 위해 낸드 플래시 메모리가 널리 사용하고 있다. 그리고 제한된 리소스 환경임에도 데이터의 효율적인 관리를 위해 임베디드 데이터베이스 시스템을 탑재하는 모델이 점차 늘고 있다. 플래시 메모리의 쓰기 연산은 읽기 연산에 비해 고비용의 연산이며 쓰기 연산이 많을수록 빈 블록을 더 빠르게 소모시켜 고비용의 지우기 연산을 유도하므로 성능 저하를 유발하는 특징이 있다. 본 논문에서는 리소스가 제한적인 모바일 폰에 적용되는 데이터베이스에서의 쓰기 연산 최소화를 위한 지연 갱신 기법을 제안한다. 이 기법은 기존의 그림자 페이지 기법을 모바일 환경에 맞도록 변형하여 플래시 메모리의 쓰기 및 지우기 연산을 감소시켜 데이터베이스의 성능을 향상 시킨다.

• The Bulletin of The Korean Astronomical Society
• /
• v.37 no.2
• /
• pp.224.1-224.1
• /
• 2012

위성에 사용되는 전자광학카메라는 통상 광기계부와 광전자부 그리고 데이터 전송부로 구성된다. 본 논문에서는 광전자부의 일부 유닛인 카메라제어기의 개발내용을 다루었다. 카메라전자 제어기는 위성체로부터의 명령을 기반으로 광전자부의 가장 중요한 역할인 영상촬영을 비롯한 광전자부 전체의 동작제어, 내부의 텔레미트리 송신 그리고 전자광학카메라의 포커싱 등을 수행하게 된다. 논문에서는 먼저 광전자부 전체 블록 내에서, 개발중인 카메라제어기의 구조 및 기능 등에 대해 설명한다. 그리고 전자 제어신호에 의한 영상밴드간의 커플링을 없애기 위한 밴드간에 전기적으로 분리된 인터페이스에 대한 설명 및 초기 부팅과정과 포커싱제어와 관련된 설계내용 및 시험결과를 기술하였다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2022.07a
• /
• pp.523-525
• /
• 2022

본 논문에서는 시각장애인을 위한 교통시설 앱 서비스를 제안한다. 이 서비스는 시각장애인이 편리하게 사용하고 안전하게 교통수단을 이용할 수 있는 음성지원 경로 알림이 탑재되어 있는 내비게이션 앱이다. 스마트 디바이스 기기만 있으면 쉽게 설치가 가능하며, 이를 통해 시각장애인에게 경로 이탈에 대한 두려움을 줄이고 음성지원 경로 알림 서비스를 제공해 안전하게 교통수단을 이용할 수 있다. 50개국 이상 언어지원 블록체인을 이용한 구조 A-GPS, T MAP, 음성을 사용 본 논문에서는 시뮬레이션을 통하여 문제점 해소와 더 나아가 시각장애인의 독립적인 이동 문화 형성을 제공한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2023.05a
• /
• pp.260-261
• /
• 2023

공유 전동킥보드의 사용이 증가함에 따라, 불법 주차와 같은 문제점이 발생하고 있다. 시민들의 안전을 위협하는 문제를 해결하기 위해 CNN 모델 기반의 공유 전동킥보드 주차 판단 시스템을 구현하였다. 공유 전동킥보드에 탑재된 카메라, 기울기 센서를 통해 주차 상태를 판단하고, solidity와 python의 web3.py를 이용하여 컨소시엄 블록체인을 설계하였다. 주차 판단 기준이 되는 요소를 추가하고 가중치를 부여함으로써 신뢰 점수 식을 개선하였다. 본 논문에서 제안하는 모델을 통해 이용자의 자발적인 반납과 회사들의 효율적인 관리를 유도할 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.1397-1400
• /
• 2008

본 논문에서는 디지털 TRS 시스템(TETRA)의 종단간 암호화에 사용되는 스마트카드의 성능 요구조건을 만족하는 상용 암호 알고리즘의 구현 가능성에 대하여 2가지 스마트카드에서 다룬다. 삼성전자의 16비트와 32비트 프로세서를 탑재한 스마트카드에서 각 알고리즘의 동작시간을 측정하였다. 성능 비교에 사용된 알고리즘들은 AES, ARIA, 3DES, SEED이다. 32비트 스마트카드에서는 알고리즘의 동작시간이 1.5ms에서 2.3ms사이에 존재하는 반면, 16비트 스마트카드에서는 2.8ms에서 8.2ms사이의 큰 차이로 존재한다. 단말기와 스마트카드의 통신 속도, 프로세서 계산 능력 등을 고려하여 상용스마트카드의 채택 가능한 칩과 알고리즘의 선정에 본 실험 결과는 참고자료가 될 수 있다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.34 no.4
• /
• pp.501-509
• /
• 2010

A floating crane is a crane-mounted ship and is used to assemble or to transport heavy blocks in shipyards. In this paper, the static and dynamic response of a floating crane and a heavy block that are connected using elastic booms and wire ropes are described. The static and dynamic equations of surge, pitch, and heave for the system are derived on the basis of flexible multibody system dynamics. The equations of motion are fully coupled and highly nonlinear since they involve nonlinear mass matrices, elastic stiffness matrices, quadratic velocity vectors, and generalized external forces. A floating frame of reference and nodal coordinates are employed to model the boom as a flexible body. The nonlinear hydrostatic force, linear hydrodynamic force, wire-rope force, and mooring force are considered as the external forces. For numerical analysis, the Hilber-Hughes-Taylor method for implicit integration is used. The dynamic responses of the cargo are analyzed with respect to the results obtained by static and numerical analyses.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.49 no.11
• /
• pp.933-940
• /
• 2021

The space-borne SAR(Synthetic Aperture Radar) system radiates the microwave signal and receives the backscattered signal. The received signal is converted to digital at the Digital Receiver, which is implemented at the end of the SAR sensor receiving chain. The converted signal is formated after signal processing such as filtering and data compression. Two quantization are conducted in the Digital Receiver. One quantization is an analog to digital conversion at ADC(Analog-Digital Converter). Another quantization is the BAQ(Block Adaptive Quantization) for data compression. The quantization process is a conversion from a continuous or higher bit precision to a discrete or lower bit precision. As a result, a quantization noise is inevitably occurred. In this paper, the impact of two quantization processes are analyzed in a view of SNR degradation.

• Journal of KIISE:Computer Systems and Theory
• /
• v.31 no.7
• /
• pp.402-413
• /
• 2004

This paper presents an Implementation of Korean standard 128-bit block cipher SEED for the small (8 or 16-bits) embedded system using a low-cost FPGA(Field Programmable Gate Array) chip. Due to their limited computing and storage capacities most of the 8-bits/16-bits small embedded systems require a separate and dedicated cryptography processor for data encryption and decryption process which require relatively heavy computation job. So, in order to integrate the SEED with other logic circuit block in a single chip we need to invent a design which minimizes the area demand while maintaining the proper performance. But, the straight-forward mapping of the SEED specification into hardware design results in exceedingly large circuit area for a low-cost FPGA capacity. Therefore, in this paper we present a design which maximize the resource sharing and utilizing the modern FPGA features to reduce the area demand resulting in the successful implementation of the SEED plus interface logic with single low-cost FPGA. We achieved 66% area accupation by our SEED design for the XC2S100 (a Spartan-II series FPGA from Xilinx) and data throughput more than 66Mbps. This Performance is sufficient for the small scale embedded system while achieving tight area requirement.