• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.91-94
• /
• 2012

본 논문에서는 국내 표준(KS)으로 제정된 블록암호 알고리듬 ARIA의 효율적인 하드웨어 구현을 제안한다. 제안된 ARIA 암 복호 프로세서는 표준에 제시된 세 가지 마스터 키 길이 128/192/256-비트를 모두 지원하도록 설계되었으며, 회로의 크기를 줄이기 위해 키 확장 초기화 과정과 암 복호 과정에 사용되는 라운드 함수가 공유되도록 설계를 최적화 하였으며, 이를 통해 게이트 수를 약 20% 감소시켰다. 설계된 ARIA 암 복호 프로세서를 FPGA로 구현하여 하드웨어 동작을 검증하였으며, 0.13-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 33,218 게이트로 구현되어 640 Mbps@100 MHz의 성능을 갖는 것으로 평가되었다.

• 한국전자파학회논문지
• /
• 제22권1호
• /
• pp.24-29
• /
• 2011

네트워크 부호화를 이용한 양 방향 중계 기법은 기존의 단 방향 중계 프로토콜보다 송신 시간을 줄임으로써 전송량을 높일 수 있는 장점을 가지며, 부호화 협력 프로토콜은 물리층에서 이루어지는 부호화를 적용한 알고리즘으로 프로토콜의 신뢰성을 높일 수 있는 장점을 가진다. 본 논문에서는 이러한 두 프로토콜의 장점을 결합한 양 방향 중계 네트워크에서의 부호화 협력 프로토콜을 제안하였다. 제안하는 프로토콜이 기존의 양 방향 증폭후 재전송 프로토콜보다 우수한 신뢰성과 전송량을 가지며, 기존의 양 방향 하이브리드 복호 후 재전송 프로토콜과 동일한 전송량을 가지면서 보다 우수한 신뢰성을 가짐을 시뮬레이션 결과를 통해 증명한다.

• 한국통신학회논문지
• /
• 제28권4C호
• /
• pp.365-373
• /
• 2003

본 논문에서는 수정 유클리드 알고리즘을 기반으로 임의의 메시지 길이 k 뿐 아니라 임의의 블록 길이 n를 갖는 RS 부호를 복호할 수 잇는 적응형 RS 복호기를 설계한다. 설계된 복호기는 임의의 길이를 갖는 단축형 RS 부호의 복호 전에 영들을 추가하지 않아도 되므로 단축형 RS 부호에 특히 유리하다. 또한 이들 RS 부호의 오류정정 능력 t의 값을 매 부호어 블록마다 실시간으로 변화시킬수 있으므로 응답 채널이 유용한 경우 채널의 시변 잡음 레벨에 적응적으로 오류 정정 능력을 변화시킬 수 있다. 제시된 복호기 구조는 수정 유클리드 알고리즘에 기반한 4단계는 파이프라인 처리를 수행한다 : (1) 신드롬 계산 (2) MEA 블록 (3) 에러크기 계산 (4) 복호기 실패 검사. 각 단계는 가변 길이의 RS 복호에 적합한 구조를 갖도록 설계된다. 수정 유클리드 알고리즘(MEA) 블록의 새로운 구조를 제시하고, 에러의 크기 계산을 위한 다항식 평가를 위해 역순 출력을 갖는 다항식 평가 회로를 채용한다. MEA 블록은 연산 셀들의 멀티플렉싱 기법과 배속의 전용 클럭 기법(overclocking)을 적용하여 간단한 하드웨어로써 처리 속도를 유지하도록 하였다. 최대 오류정정 능력이 10인 GF($2^8$) 상의 적응형 RS 부호를 VHDL로 설계하고, FPGA에 성공적으로 합성하였다.

• 한국인터넷방송통신학회논문지
• /
• 제17권3호
• /
• pp.63-69
• /
• 2017

차세대 위성 방송 시스템에서는 빠른 전송 효율과 신뢰도 있는 통신에 대한 요구가 지속적으로 증가하고 있다. 전송 효율을 높이고 성능을 향상시키기 위해 새로운 위성 표준 인 DVB-S3 (Digital Video Broadcasting - Satellite - Third Generation) 시스템에서는 Nyquist 전송률 보다 빠르게 전송하는 FTN (Faster Than Nyquist) 방식이 대두되고 있다. 이러한 요구에 맞춰 본 논문에서는 전송 효율 향상을 위한 세 가지 방식에 대한 성능을 비교 분석하였다. 기존의 LDPC 부호기에서 고 부호화율 방식과 LDPC 복호화 과정에서 생선된 check node를 이용하여 bit node를 puncturing시켜 부호화율 증가 시키는 punctured LDPC 방식, 그리고 Nyquist 속도보다 빠르게 전송하는 FTN 방식이 고려된다. 시뮬레이션을 통해, 세 가지 방식을 동일 전송률 관점에서 성능을 비교한 결과 FTN 방식은 동일한 전송 효율을 유지하면서 성능 면에서 가장 효율적임을 확인하였다.

• 한국통신학회논문지
• /
• 제38B권2호
• /
• pp.140-145
• /
• 2013

본 논문은 위성방송 전송 규격인 DVB-S2의 기반 채널 부호로 사용되는 LDPC를 고속 복호를 위해 HSS(Horizontal Shuffle Scheduling) 방식을 기반으로 고속 복호기 구조를 연구하였다. 첫째로 HSS방식에서 발생하는 메모리 충돌을 극복하는 방식을 제시한다. 둘째로 고속 복호를 위해 LUT(Look Up Table)을 이용하는 Sum-Product 알로리즘 대신 min값에서 scaling factor를 곱하는 Normalized Min-Sum 알고리즘을 사용하였으며, 성능 향상을 위해 check node에서 bit node로 입력되는 값의 부호를 확인하여 신뢰성 없는 값을 삭제하는 Self-Correct 방식을 제시하여 sum-product 방식에서 발생하는 bottle neck 현상을 하였다. 마지막으로 고속화를 위한 효율적인 메모리 구조를 제안한다.

• 한국정보통신학회논문지
• /
• 제15권6호
• /
• pp.1355-1362
• /
• 2011

본 논문에서는 IEEE 802.11n 무선 랜 표준에 규정된 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 LDPC 복호기를 최소합 알고리듬과 layered 복호방식을 적용하여 설계하였다. 검사노드 값과 패리티 검사 행렬 정보의 효율적인 저장방법을 통해 메모리 용량을 최소화하였으며, 또한 효율적인 검사노드 메모리 어드레싱 방법을 적용하여 stall 없이 메모리 읽기/쓰기가 가능하도록 하였다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, $0.18-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164～212 Mbps의 성능을 갖는 것으로 평가되었다.

• 한국정보통신학회논문지
• /
• 제16권4호
• /
• pp.778-784
• /
• 2012

대칭형 블록 암호 시스템은 암호화와 복호화 과정에서 동일한 암호키를 사용한다. HIGHT 암호 알고리즘은 2010년 ISO/IEC에서 국제표준으로 승인된 모바일용 64비트 블록 암호기술이다. 본 논문에서는 HIGHT 블록 암호 알고리즘을 Verilog-HDL을 이용하여 설계하였다. ECB, CBC, OFB 및 CTR과 같은 블록 암호용 4개의 암호 운영모드를 지원하고 있다. 고정된 크기의 연속적인 메시지 블록을 암 복호화할 때, 매 34클럭 사이클마다 64비트 메시지 블록을 처리할 수 있다. Xilinx사의 vertex 칩에서 144MHz의 동작 주파수를 가지며, 최대 처리율은 271Mbps이다. 설계된 암호 프로세서는 PDA, 스마트 카드, 인터넷 뱅킹 및 위성 방송 등과 같은 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 대한전자공학회논문지SD
• /
• 제47권5호
• /
• pp.31-40
• /
• 2010

본 논문에서는 IEEE 802.11n 무선 랜 표준용 LDPC 복호기 프로세서를 설계하였다. 설계된 프로세서는 IEEE 802.11n 표준의 블록길이 1,944와 부호화율 1/2의 패리티 검사 행렬을 지원하며, 하드웨어 감소를 위해 최소합 알고리듬과 layered 구조를 적용하였다. 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용하였으며, 이를 통해 기존방법의 메모리 크기의 25%만을 사용하여 구현하였다. 설계된 프로세서를 $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과, 200,400 게이트와 19,400 비트의 메모리로 구현되었으며, 80 MHz@2.5V로 동작하여 약 135 Mbps의 성능을 갖는다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작 검증과 복호성능을 분석하였으며, 이를 통해 설계된 LDPC 복호기의 유용성을 입증하였다.

• 인터넷정보학회논문지
• /
• 제18권5호
• /
• pp.1-8
• /
• 2017

LEA(Lightweight Encryption Algorithm)는 2013년 국가보안연구소(NSRI)에서 빅데이터 처리, 클라우드 서비스 및 모바일 환경에 적합하도록 개발되었다. LEA는 128비트 메시지 블록 크기와 128비트, 192비트 및 256비트 키(Key)에 대한 암호화 방식을 규정하고 있다. 본 논문에서는 128비트 메시지를 암호화하고 복호화할 수 있는 LEA 블록 암호 알고리즘을 Verilog-HDL을 사용하여 설계하였다. 설계된 LEA 암.복호화 IP는 Xilinx Vertex5 디바이에서 약 164MHz에서 동작하였다. 128비트 키 모드에서 최대 처리율은 874Mbps이며, 192비트 키 모드에서는 749Mbps 그리고 256비트 키 모드에서는 656Mbps이다. 본 논문에서 설계된 암호 프로세서 IP는 스마트 카드, 인터넷 뱅킹, 전자상거래 및 IoT (Internet of Things) 등과 같은 모바일 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 대한전자공학회논문지TC
• /
• 제44권2호
• /
• pp.6-14
• /
• 2007

본 논문에서는 V-BLAST (Vertical-Bell-lab Layered Space Time) 복호 알고리즘의 ordering과 slicing 과정에 MAP(Maximum A Posteriori) 디코더의 외부 정보 (extrinsic information)를 이용한 최적의 터보 부호화된 (Optimal Turbo Coded) V-BLAST 적응 변조 시스템을 제안 후 성능을 관찰한다. 외부정보는 ordering과 slicing에 사전 확률 (a priori probability) 로서 사용되며 시스템 복호 과정은 주 반복 (Main Iteration) 및 부 반복 (Sub Iteration) 과정으로 이루어진다. 채널 상태에 따라 변조 방식을 달리하는 적응 변조 시스템을 기존의 터보 부호화 (Turbo Coding) 된 V-BLAST 시스템과 최적의 터보 부호화된 V-BLAST 시스템에 각각 적용하고 전송률 (throughput) 을 비교하여 제안된 시스템을 적용할 경우 어느 정도의 성능 개선이 있는가를 살펴본다. 또한, 제안된 시스템에 선택적 전송 다이버시티 (STD : Selection Transmit Diversity) 기법을 적용한 후 성능의 향상을 관찰한다. 모의 실험결과, 적응 변조 시스템에서 최적의 터보 부호화된 V-BLAST 기법을 적용한 경우가 기존의 터보 부호화된 V-BLAST 기법을 적용한 경우에 비하여 11 dB의 SNR (Signal to Noise Ratio) 영역에서 최대 약 350 kbps의 전송률 향상이 나타났다. 특히, 제안된 시스템에 선택적 전송 다이버시티가 적용된 경우에는 송수신 안테나가 각각 2개인 기존의 터보 부호화된 V-BLAST 기법을 적용한 시스템의 경우에 비하여 같은 SNR 영역에서 최대 약 1.77 Mbps의 전송률이 개선됨을 보였다.