• 한국통신학회논문지
• /
• 제36권3C호
• /
• pp.175-182
• /
• 2011

본 논문에서는 고속 데이터 전송을 위해 OFDM 시스템에 적용 가능한 고속 FFT/IFFT 프로세서를 제안하였다. 제안하는 프로세서는 높은 데이터 처리율을 만족하기 위해서 MDC 구조와 다중 병렬 처리 기법을 채택하였다. 하드웨어 복잡도를 줄이기 위해서 본 논문에서는 연산에 필요한 연산기의 수를 줄이는 구조로 버터플라이 연산기의 수를 줄인 MRMDC 구조와 효율적인 스케줄링 기법을 적용하여 복소 곱셈기의 수를 줄이는 구조를 제안한다. 제안하는 구조를 적용함으로써 연산 싸이클을 증가시키지 않고 하드웨어 복잡도를 줄일 수 있다. UWB, WiMAX, O-OFDM과 같은 고속 OFDM 시스템을 위해 제안하는 프로세서는 128-포인트와 256-포인트 두 가지 모드를 지원 가능하다. 제안하는 프로세서는 IBM 90nm 공정으로 합성하여 메모리를 제외한 전체 게이트 수가 760,000개를 보이며, 동작속도는 430MHz를 나타내었다.

• 한국산학기술학회논문지
• /
• 제12권4호
• /
• pp.1867-1875
• /
• 2011

이 논문에서는 저면적 256-point FFT 구조를 제안한다. 저면적 구현을 위하여 CSD(Canonic Signed Digit) 곱셈기 방식을 채택하여 구현하였다. CSD 곱셈기 방식을 효율적으로 적용하기 위해서는 곱셈연산의 가지 수가 적어야 하는데, 여러 알고리즘을 조사한 결과 Radix-$4^2$ 알고리즘이 곱셈연산의 가지 수가 적음을 발견하였다. 따라서 제안 구조는 Radix-$4^2$ DIF 알고리즘과 CSD 곱셈기 방식을 사용하였다. 즉 Radix-$4^2$ 알고리즘을 사용하여 4개의 스테이지에서 사용되는 곱셈연산의 가지 수를 최소화한 후에 각각의 곱셈연산 블록은 CSD 곱셈기를 사용하여 구현하였다. CSD 곱셈기 구현에서 공통패턴을 공유하여 덧셈기의 수를 줄일 수 있는 CSS(Common Sub-expression Sharing) 기술을 사용하여 구현면적을 더욱 감소시켰다. 제안된 FFT 구조를 Verilog-HDL 코딩 후 합성하여 구현한 결과, Radix-4를 사용한 구조와 비교하여 복소 곱셈기 부분의 29.9%의 cell area 감소를 보였고 전체적인 256-point FFT 구조에 대한 비교에서는 12.54% cell area 감소를 보였다.

• 한국항행학회논문지
• /
• 제14권3호
• /
• pp.328-335
• /
• 2010

본 논문에서는 2개의 송수신 안테나를 갖는 $2{\times}2$ MIMO-OFDM 기반 무선 LAN 기저대역 수신 모뎀을 위한 효율적인 수신 알고리즘 및 면적 효율적인 하드웨어 구조를 제시한다. 수신기 성능향상을 위해 효율적인 시간 동기 알고리즘과 MML 알고리즘 기반 MIMO 심볼 검출기 구조를 제안한다. 또한, 제안된 심볼 검출기는 IEEE 802.11n 무선 LAN 규격에 정의된 대로 MIMO 전송 기법 중 공간 다이버시티 모드뿐 아니라 공간 다중화 모드를 모두 지원하며, 다단 (multi-stage) 파이프라인 구조와 극좌표 형태의 복소수 승산 방법을 사용하여 연산블록의 공유와 연산기의단순화를 진행하였고, 이를 통해 하드웨어 복잡도를 크게 감소시켰다. 제안된 하드웨어 구조는 하드웨어 설계 언어(HDL)를 이용하여 설계 되었고, 0.13um CMOS standard 셀 라이브러리 통해 합성되었다. 그 결과 기존의 설계 구조와 비교시 56% 감소된 하드웨어 복잡도로 구현 가능함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.41-50
• /
• 2010

본 논문에서는 2개의 송수신 안테나를 갖는 MIMO 통신 시스템을 위한 면적 효율적인 심볼 검출기의 구조를 제안한다. 제안된 심볼 검출기는 MIMO 전송 기법 중 공간 다이버시티 모드뿐 아니라 공간 다중화 모드를 모두 지원하며, ML 수준의 성능을 제공한다. 또한, 다단 (multi-stage) 파이프라인 구조와 극좌표 형태의 복소수 승산 방법을 사용하여 연산 블록의 공유와 연산기의 단순화를 진행하였고, 이를 통해 하드웨어 복잡도를 크게 감소시켰다. 제안된 하드웨어 구조는 하드웨어 설계 언어(HDL)를 이용하여 설계 되었고, Xilinx Virtex-5 XC5VLX220 FPGA에 기반하여 구현되었다. 그 결과 기존의 설계 구조와 비교시 35.3% 감소된 logic slices, 85.3% 감소된 DSP48s (dedicated multiplier)로 구현 가능함을 확인하였다.

• 융합정보논문지
• /
• 제11권10호
• /
• pp.20-26
• /
• 2021

본 논문에서는 영상 인식 환경에서 영상 정렬에 필요한 회전각 추정 방법 중 낮은 사양의 임베디드 기반 환경에 적용 가능한 방법을 제안하고 기존의 복소 모멘트를 이용하는 방법과 비교하였다. 제안된 방법은 영상을 극좌표로 변환한 후 거리축 방향으로 투영된 1차원 프로파일의 유사도 매칭을 통하여 회전각을 추정한다. 추가로 연산을 더 단순화시킨 투영 프로파일의 벡터합을 이용하는 방법을 선택할 수도 있다. 이진 패턴 영상과 흑백 명암영상을 대상으로 진행한 실험을 통하여 제안된 방법의 추정 오차가 기존의 복소 모멘트를 이용하는 방법과 큰 차이가 없으며 보다 적은 연산과 낮은 시스템 자원이 요구됨을 보였다. 추후 확장을 위하여 흑백 명암영상에서 회전 중심을 일치시키는 방법에 관한 연구가 필요할 것이다.

• 전자공학회논문지C
• /
• 제34C권2호
• /
• pp.29-37
• /
• 1997

A new algorithm and parallel architecture for high-speed complex number multiplication is presented, and a prototype chip based on the proposed approach is designed. By employing redundant binary (RB) arithmetic, an N-bit complex number multiplication is simplified to two RB multiplications (i.e., an addition of N RB partial products), which are responsible for real and imaginary parts, respectively. Also, and efficient RB encoding scheme proposed in this paper enables to generate RB partial products without additional hardware and delay overheads compared with binary partial product generation. The proposed approach leads to a highly parallel architecture with regularity and modularity. As a results, it results in much simpler realization and higher performance than the classical method based on real multipliers and adders. As a test vehicle, a prototype 8-b complex number multiplier core has been fabricated using $0.8\mu\textrm{m}$ CMOS technology. It contains 11,500 transistors on the area of about $1.05 \times 1.34 textrm{mm}^2$. The functional and speed test results show that it can safely operate with 200 MHz clock at $V_{DD}=2.5 V$, and consumes about 90mW.

• 융합신호처리학회논문지
• /
• 제7권4호
• /
• pp.189-194
• /
• 2006

본 논문에서는 고해상도 도래방향 추정기법인 MUSIC(Multiple Signal Classification) 알고리즘의 설계에 대해서 연구하였다. MUSIC 알고리즘은 고유벡터와 방향벡터의 요소가 복소수이기 때문에 하드웨어 구현을 위해서는 입력상관행렬을 확장하거나 유니터리(Unitary) 개념을 적용해야 한다. 이에 따라 MUSIC 알고리즘의 방향벡터와 잡음고유벡터가 서로 직교한다는 성질을 이용하여, 소자 간격과 도래방향을 고려한 기지의 방향벡터와 신호에 의한 잡음고유벡터의 실수연산을 통해 도래방향을 구하였다. 본 논문에서는 MUSIC 알고리즘을 안테나 소자가 2개, 소자 간격이 0.5A인 경우에 대해서 하드웨어 구현이 가능하도록 Verilog HDL(Verilog Hardware Description Language)을 이용하여 설계하고 결과를 확인하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2016년도 추계학술대회
• /
• pp.60-62
• /
• 2016

이동통신 시스템의 OFDM(Othogonal frequency division multiplexing) 신호는 큰 PAPR(Peak to Average Power Ratio)을 가지기 때문에 비선형 특성을 가지는 전력 증폭기의 효율 감소를 가져온다. 이러한 전력 증폭기의 비선형 특성을 개선하여 효율을 증가시키기 위해서 전력 증폭기의 역 특성을 가지는 디지털 전치 왜곡기가 이용된다. 본 논문에서는 제곱근 근사를 이용한 Look-up Table(LUT) 기반의 디지털 전치왜곡(Digital Pre-Distortion :DPD) 기법을 제안한다. 제안하는 방식은 복소 이득(Complex Gain) LUT 구조에서 입력신호의 크기를 구할 때, 기존의 테이블을 이용하여 제곱근 연산을 하는 방식보다 좋은 성능을 내면서 근사를 위한 테이블의 메모리를 필요로 하지 않는다. 또한 간단한 쉬프트 연산 등을 이용하므로 DSP 또는 MCU 기반의 DPD를 구현할 때 간단하게 구현 될 수 있다는 장점을 갖는다. 컴퓨터 모의실험을 통해 제안하는 제곱근 근사방식을 이용한 DPD와 기존의 방식을 사용한 DPD를 비교함으로써 제안하는 방식이 기존 방식보다 좋은 성능을 내면서도 보다 효율적으로 구현될 수 있음을 검증하였다.

• 지구물리와물리탐사
• /
• 제10권2호
• /
• pp.138-146
• /
• 2007

이 연구에서 복소 전기비저항을 이용한 2차원 IP 모델링 알고리듬과 이를 이용한 역산 알고리듬을 개발하였다. 복소 전기비저항을 이용한 IP 탐사기법은 크기인 전기비저항과 위상정보를 제공함으로써 지하의 수리지질학적인 특성 및 내부 공극수 종류 등 다양한 정보의 제공이 가능하여 활용성이 확대되고 있다. IP 탐사 모델링 및 역산 알고리듬은 기존의 전기비저항 모델링 및 역산 알고리듬을 복소 연산을 포함하도록 확장함으로써 개발되었다. IP 모델링은 유한요소법을 이용한 2.5차원 모델링 알고리듬을, 역산 알고리듬으로는 평활화 제한을 가한 감쇠 최소자승법을 이용하였다. 모델링의 검증에는 슐럼버저 배열에 대하여 3차원 층서모형에 수치필터링을 이용한 1차원 모델링 결과와 비교하였으며, 쌍극자 배열에 대하여 고립이상체 모형에 3차원 적분방정식 IP 모델링 알고리듬과 비교하여 그 타당성을 확인하였다. 역산의 타당성을 확인하기 위하여 전기비저항 및 위상 중 하나는 배경매질과 동일하고 다른 물성 하나만 차이를 가지는 모델에 대하여 역산 실험을 수행하였으며, 전기비저항 및 위상 이상체를 정확히 영상화하고 있음을 확인하였다. 역산의 실제 복잡한 지질모델에의 적용성을 확인하기 위해, 3차원 층서구조 내에 두 번째 층의 일부에 위상 이상체가 존재하는 모형을 설정하여 수치실험을 수행한 결과 전기비저항 단면에서는 이상체가 잘 확인되지 않으나, 위상 단면에서 그 이상체가 명확히 나타나는 것을 확인하였다.

• 한국소음진동공학회논문집
• /
• 제18권1호
• /
• pp.20-25
• /
• 2008

음향홀로그래피는 시간 영역 혹은 주파수 영역에서 음압의 공간 분포를 가시화하는 방법이다. 그러나, 재구성된 음압은 종종 실제적으로 우리가 원하는 음장의 정보보다 훨씬 많은 정보를 가지고 있다. 예를 들어, 우리가 소음 제어를 위해 필요로 하는 정보는 소음원의 위치와 전체적인 방사형태의 정보만으로 충분하다. 따라서, 이렇게 필요로 하는 정보만을 보여줄 수 있는 방법이 필요하다 볼 수 있다. 이를 위한 한 가지 방법으로 공간에서의 포락을 생각할 수 있다. 공간복소포락은 소음원의 위치와 느리게 변하는 전체적인 변화에 대한 정보를 가지고 있는 포락 신호를 의미한다. 공간복소포락을 이용함으로써, 우리는 음장에서 불필요한 정보를 제거하여 필요한 정보를 얻을 수 있을 뿐만 아니라, 가시화 과정에서의 연산 시간도 줄일 수 있다. 이 공간포락을 얻기 위한 공간변조 방법을 이론적으로 유도하고 제안한다. 그리고, 여러 개의 단극음원에 의해 형성되는 복잡한 음장을 제안하는 방법을 이용해 단순화시킨 결과를 통해 제안하는 방법에 대한 타당성을 검증한다.